Буферное запоминающее устройство для блоков отображения информации

Буферное запоминающее устройство для блоков отображения информации

Иллюстрации

Показать все

Реферат

 

Изобретение относится к вычислительной технике и может быть использовано при построении си стем отобра- , ження информации в матричном виде с построчным сканированием, совмещающих ввод данных .с переиндексациен каждого сообщения. Устройство содержит блок 1 памяти, блок 2 коррекции координат., счетчики адресов записи 3 и чтения 4, регистры 5, 6 поправок и к координатам, мультиплексоры 7, 8, 11, 12, сумматоры 9, 10, блок 13 упр авления. В устройстве осуществляется преобразование поворота координат, что позволяет снять э,ти преобразования с подсистемы обработки при незначительных дополнительных затратах. 1 З.П. ф-лы, 4 ил.

СОЮЭ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

H ABTOPCHOIVIV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ, (21) 4102072/24-.24 (22) 31.07 ° 86 (46) 23,07.88..Бюл. В 27 (72) В.В.Веселовский и В.M.Ãðèöü (53) 327.681.6(088.8) (56) Авторское свидетельство СССР

f119077, Ksr. G 06 Р 12/00, 1984.

Авторское свидетельство СССР

9 1124379, кл. G 06 F 12/00, 1984.

r с (54) БУФЕРНОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО

ДЛЯ БЛОКОВ ОТОБРАЖЕНИЯ ИНФОРМАЦИИ (57) Изобретение относится к вычислительной технике и может быть использовано при построении систем отобра09р

„„SU„„14118 0 А 1 (51) 4 G 11 С 19/00, G 06 F 12/00 жения информации в матричном виде с построчным сканированием, совмещающих ввод данных с переиндексацией каждого сообщения. Устройство содержит блок 1 памяти, блок 2 коррекции координат., счетчики адресов записи 3 и чтения 4, регистры 5, 6 поправок и к координатам, мультиплексоры 7, 8, 11, 12, сумматоры 9, 10, блок 13 управления. В устройстве осуществляется преобразование поворота координат, что позволяет снять эти преобразования с подсистемы обработки при незначительных дополнительных затратах.

1 э.п. ф-лы, 4 ил.

1411830

Изобретение относится к вычислительной технике и может быть использовано при построении систем отобра1кения информации в матричном виде с острочным сканированием, совмещающих

: вод данных с переиндексацией каждого ообщения.

Цель изобретения — расширение ункциональных возможностей устройст- 1р а за счет осуществления поворота кординат иэображения.

На фиг.1 показана структурная схеа устройства; на фиг.2 — функциоальная схема блока управления; íà 15 иг.3 и 4 — варианты реализации блока оррекции координат.

Буферное запоминающее устройство одержит блок 1 памяти, блок 2 корекции координат, счетчики адресов -2p аписи 3 и чтения 4, регистры 5 и 6 оправок к координатам (P з1п Ы и cosa/, мультиплексор 7 (поправки к оординате Х„ (МХАХ„)), мультиплексор (поправки к координате У„ (МХьу„ )), 25 умматор 9 (преобразованной координаы .Х„(:Е„,„ х„ )), сумматор 10 (преобазованной координаты У„ (Х„„„У„ Ц, льтиплексор 11 (координаты столбца

МХ„)), мультиплексор 12 (координаты троки (МХУ)) и блок 13 управления.

Блок 13 управления содержит эле- енты И 14 и 15, триггеры 16...23, :лементы И-ИЛИ 24...28 и элементы

16 29...31. 35

Первый вариант блока 2 коррекции координат содержит дополнительные локи 32 и 33 памяти, сумматор 34 координаты Х), суяматор 35 (коорди«аты У). Второй вариант блока 2 кор- 40 екции координат дополнительно содери ит.регистр 36 (координаты Х) и pes èñòð 37 (координаты У).

На чертежах обозначены вход 38 зат иси (заявка ЗАП), вход 39 чтения 45 (заявка ЧТ), вход 40 записи с компенс ацией, вход 41 чтения с компенсаци й, вход 42 загрузки, вход 43 записи с преобразованием, вход 44 чтения с г)реобразованием, вход 45 заявки saг рузки, вход 46 режима, информацион ые входы 47...49, адресные входы 50 и информационные выходы 51.

Первый регистр поправки к исходь м координатам предназначен для хра- 55 в ения двоичного кода синуса угла пов орота координат (sind), второй рег1истр поправки — для хранения двоич ого кода косинуса угла поворота координат (cosa ). Мультиплексоры поправок служат для подключения того или иного регистра поправок к входам накапливающих сумматоров преобразованных координат (Х„, У„ ). Суть изобретения заключается в том, что в выражении для вычисления преобразованных координат

Х, = Х„ cosd+ Y sin<;

Y„= -X„sin са+ Y cos<, (1) где Х„, Y исходные координаты текуще го элемента матрицы, образ ов анные соответствующими счетчиками адреса, при построчном сканировании элементов матрицы вторые слагаемые постоянны для всех элементов однбй стро" ки, и только при переходе со строки на строку увеличйваются при единичном приращении координаты Y íà величины sin d для Х„ и соз и для У„, а первые слагаемые постоянны для всех элементов одного столбца и увеличиваются на величину cos иодля Х„и sind для у„ при единичном приращении координаты.Х„. Это позволяет заменить операции умножения для вычисления значений Х„ и Y„ по формуле (1) на рекурентное сложение поправок cos g и sin4.

Перед началом работы производится загрузка устройства, режим загрузки устанавливается подачей сигнала на вход 42 "Загр.", В результате этого с выхода триггера 18 в блок 2 коррекции координат поступает сигнал, уста-. навливающий режим записи для дополнительных блоков 32 и 33 памяти. За-! гружаемая информация по информационным входам 48 вместе с адресом, поступающим по адресным входам 50, попадает в блок 2 коррекции координат.

Одновременно на вход 45 блока 13 управления поступает синхросигнал сопровождения загружаемых данных "Заявка загр", который через элемент 24

И-ИЛИ установит триггер 20 в состояние, разрешающее выбор блоков 32 и

33 памяти. Тем самым обеспечивается запись данных с входа 48 в ячейку блоков 32 и 33 памяти, адрес которой определяется кодом на входе 50. В конце цикла обращения сигналом "КПДП",, поступающим на вход блока 13 управления, триггер 20 возвращается в исходное состояние, В дополнительный блок

32 памяти загружаются данные, позволяющие компенсировать искажения сканирующих устройств по координатам

1411830

cosg., если X„(i+1) ф 0 (mod n);

+ sino(,, если X„(i+1) и 0 (mod и);

X„(i) +

Х„(i-n) и(Y„(i) +

X „(i+1) sinai, если X„(i+1) ф 0 (mod и); сояо, если X„(i+1) я 0 (mop n), Y„(i+1) строк, а в блок 33 — по координатам столбцов. Запись синуса и косинуса угла поворота координат (я п и созе) в регистры 5 и 6 осуществляется путем подачи на информационные входы 49, и 49 соответствующих кодов.

Устройство работает в режимах: с компенсацией искажений сканирования, без компенсации искажения, с преобразованием поворота координат, без преобразования поворота координат и их комбинациях, например, запись с преобразованием .поворота и компенса- . цией искажений и чтение без преобра- .15 зования и компенсации искажений и т.д. Соответствующий режим работы устанавливается путем подачи комбинации сигналов на управляющие входы устройства: 40 запись с компенсацией искажений ("Зап Пр"), 41 чтение с компенсацией искажений ("Чт Пр"), 43 запись с преобразованием поворота координат ("Зап ПрА"), 44 чтение с преобразованием поворота координат 25 ("Чт ПрД ) и сигнала 46 установки режима ("Уст реж.") ° Сигнал 46 "Уст реж.", поступая на.вход блока 13 управления, осуществляет запись режима в триггеры 16, 17, 22 и 23 и одно- 30 временно устанавливает триггер 18,в состояние, разрешающее только чтение из блоков 32 и 33 блока 2 коррекции координат. При работе устройства в где Х„(i+1) — значение исходной ко; ординаты Х. íà (i+1)-м шаге, формируемое счетчиками 3 ипи 4. Формулы (2) и (3) являются частным случаем формулы (1) при.пошаговом вычислении значений преобразованных координат, когда закон приращения исходных координат соответствует закону изменения координат элементов при построчном сканировании. Значения X„(i+1) и

Y (i+1) накапливаются сумматорами 9 и 10 соответственно, а мультиплексоры 7 и 8 обеспечивают подключение к входам сумматоров 9 и 10 регистров S

55 и 6 вторых слагаемых в формулах 2 и

3. Координаты X„ Y используются в качестве адресов ячеек памяти блорежиме с преобразованием поворота координат поступают сигналы либо 43

"Зап Пр", либо 44 "Чт Пр". В случае поступления сигнала 43 "Зап Пр" преобразование поворота координат вьптолняется при записи входной информации в блок памяти. При этом в триггер 22 записывается единица. Первый 14 и второй 15 элементы И подключены к

log n нулевых выходов младших разрядов счетчиков 3 и 4 соответственно и формируют моменты сравнения с нулем по модулю и, где и - число элементов в .строке, значений исходных координат X„ Y„. В случае отсутствия сравнения на входы блока 13 управлейия поступают нулевые сигналы, что обеспечивает формирование элементом

26 И-ИЛИ сигнала, который выбирает первые выходы регистра 5 поправки (P sino ) для мультиплексора 7 (ИХаХ„) и выходы регистра 6 поправки (P соя для мультиплексора 8 (ИХьУ„). Одновременно элемент И-ИЛИ 28 формирует для мультиплексоров 11 и 12 координат сигнал выбора выходов накапливающих сумматоров 9 и 10 соответственно, а элемент И 31 — сигнал синхронизации суммирования для сумматоров 9 и .!О, Значения преобразованных коордонат

Х„ и 7„ на (i+1)-ом шаге оцределяется в соответствии со следуккцими выражениями: ков 32 и 33 блока 2 коррекции нелинейных искажений сканирующих уст.* ройств. Сигналы выбора входов А муль-: типлексоров 7 и 8, к которым подключены выходы регистра 5 и выходы регистра 6, формируются элементом И"ИЛИ

26 при условии наличия сигнала с выхода элемента И 14 и режиме работы с преобразованием поворота координат при записи или же при наличии сигнала с выхода элемента И 15 и режиме работы с преобразованием поворота координат при чтении. Входы В мультиплексоров 7 и 8, к которым подключены выходы регистра 6 для мультиплексора 7 и вторые (инверсные) выходы регистра 5 для мультиплексора 8, вы1411830 бираются, если нет сигнала с выхода элемента И 14 и при наличии единицы на выходе триггера 22 или же, если нет сигнала с выхода элемента И 15 при наличии единицы на выходе триггера 23. Входы А мультиплексоров 11

I и 12 к которым подключены старшие

, разряды счетчиков 3 и 4 соответст венно, выбираются в режиме записи в ! накопитель 1 (единица на первом вы- ходе триггера 19) и при единице на инверсном выходе триггера 22 сигналом, формируемым первым элементом. И

29 блока 13. Входы В, с которыми соединены выходы сумматоров 9 и 10, выбираются сигналом, сформированным элементом И-ИЛИ 28, при записи в блок памяти, если установлены режим "Зап

ПрК" (единица в триггере 22), или же при чтении из блока памяти, если установлен режим "Чт Пр " (единица в триггере 23). Входы С (выходы младших разрядов счетчиков 3 и 4) выбираются в режиме чтения, если не установлен режим "Чт Пр " (нуль в триггере 23),. сигналом с выхода второго элемента

И 30 блока 13 управления.

При работе в .режиме с компенсацией нелинейных искажений сканирования из блоков 32 и 33 памяти блока 2 по адресам, сформированным мультиплек, сорами 1 1 и 12 соответственно, выбираются коды коррекции, которые суммируются либо со значениями координат на выходах мультиплексоров 11 и 12,,либо со значениями предыдущих преоб, разованных координат из регистров 36 и 37. Результаты.суммирования пред .ставляют собой составляющие адреса блока памяти. !

Если же установлен режим без компенсации нелинейных искажений, то информация с выходов мультиплексоров

11 и 12 транслируется через сумматоры 35 и 34 соответственно на адресные входы блока 1 памяти.

Формула изобретения

1 ..Буферное запоминающее устройство для блоков отображения информации, содержащее блок памяти, информационные вход и выход которого являются соответственно первым информаци" онным входом и информационным выходом устройства, блок коррекции координат, адресный выход которого подключен к адресному входу блока памяти, первый

40 ключены соответственно к первому и

Z5

55 адресный и информационный входы блока коррекции координат являются соответственно первым адресным и вторым информационным входами устройства, счетчик адресов записи, счетчик адресов чтения, информационные входы которых являются соответственно вторым и третьим адресными входами устройства, синхровходы счетчиков адресов записи и чтения являются соответственно первым и вторым синхровходами устройства и подключены соответственно к первому и второму входам блока управления, с третьего по девятый входы которого являются соответствен.—

H0 входом записи с компенсацией, входом чтения с компенсацией, входом загрузки, входом записи с преобразованием, входом чтения с преобразованием, входом заявки загрузки и входом режима устройства, десятый и одиннадцатый входы блока управления под- . ключены соответственно к выходу "Koнец цикла" блока коррекции координат и к выходу "Конец цикла" блока памяти, первый и второй мультиплексоры, первые информационные входы которых подключены соответственно к первому и второму выходам счетчиков адресов записи, вторые входы первого и второго мультиплексоров подключены соответственно к первому и второму выходам счетчика адресов чтения, выходы первого и второго мультиплексоров подключены соответственно к второму и третьему адресным входам блока коррекции координат, вход режима и вход выбора блока коррекции координат подвторому выходам блока управления, третий выход которого подключен к входу режима блока памяти, о т л ич а ю щ е е с я- тем, что, с целью расширения функциональных возможностей за счет осуществления поворота координат, оно содержит третий и четвертый мультиплексоры и первый и вто-, рой сумматоры, выходы которых подключены к третьим информационным входам соответственно первого и второго мультиплексоров, первые, вторые и третьи управляющие входы которых подключены соответственно к четвертому, пятому и шестому выходам блока управления, седьмой и восьмой выходы которого подключены соответственно к первым и вторым управляющим входам третьего и четвертого мультиплексо1411830 ров, входы которых являются информационными входами группы устройства, выходы третьего и четвертого мультиплексоров подключены к входам соот5 ветственно первого и второго сумматоров, управляющие входы которых подключены к девятому выходу блока управления, двенадцатый и тринадцатый входы которого подключены к третьим выходам соответственно счетчика адресов записи и счетчика адресов чтения.

2. Устройство по п.1, о т л и ч аю щ е е с я тем, что блок управления 15 содержит с первого по "восьмой триггеры, с первого по пятый элементы И-ИЛИ и с первого по пятый элементы И, выходы первого, второго и третьего элементов И являются соответственно чет- 20

35 вертым, шестым и девятым выходами блока управления, информационные входы первого, второго, седьмого и восьмого триггеров являются соответственно третьим, четвертым, шестым и седьмым входами блока управления, вход установки третьего триггера и вход сброса шестого триггера являются соответственно пятым и одиннадцатым входами блока управления, тактовые 30 входы первого, второго, сецьмого и восьмого триггеров объединены и являются девятым входом блока управления, вход установки четвертого триггера подключен к первым входам первого и второго элементов И-ИЛИ и является первым входом блока управления, вход сброса четвертого триггера подключен к вторым входам первого и второго элементов И-ИЛИ и является вторым 40 входом блока управления, прямой выход четвертого триггера является третьим выходом блока управления и подключен к первым входам пятого элемента И-.

ИЛИ и первого элемента И, второй вход 45 которого подключен к инверсному выходу восьмого триггера, прямой выход которого подключен к первым входам третьего и четвертого элемента И-ИЛИ и к второму входу пятого элемента

И-ИЛИ, выход которого является пятым выходом блока управления и подключен к первому входу третьего элемента И, второй вход которого является десятым входом блока управления и подключен к входу сброса пятого триггера и к третьему входу второго элемента ИИЛИ, четвертый вход которого подключен к инверсному выходу первого триггера, прямой выход которого подключен к третьему входу первого элемента

И-ИЛИ, выход которого подключен к входу установки пятого триггера, выход которого является вторым выходом блока управления, инверсный выход четвертого триггера подключен к тре-, тьему входу пятого элемента И-ИЛИ и к первому входу второго элемента If второй вход которого подключен к инверсному выходу восьмого триггера, прямой выход седьмого триггера подключен к вторым входам третьего и четвертого элементов И-ИЛИ и к четвертому входу пятого элемента И-ИЛИ, инверсный выход седьмого триггера подключен к второму входу первого элемента И, третьи и четвертые входы третьего и четвертого элементов И-ИЛИ подключены к выходам соответственно четвертого и пятого элементов И, входы которых являются соответственно двенадцатым и тринадцатым входами блока управления, выходы третьего и четвертого элементов И-ИЛИ являются соответственно седьмым и восьмым вы-. ходами блока управления, прямой и инверсный выходы второго триггера подключены соответственно к четвертому входу первого элемента И-ИЛИ и к пятому входу второго элемента И-ИЛИ, выход которого подключен к входу установки шестого триггера, прямой.выход третьего триггера является первым выходом блока управления и подключен к пятому входу первого элемента И-ИЛИ, шестой вход которого является восьмым входом блока управления.

ММ12

У,Ю

7g

78

/(Р7,12

Р4У2

1411830 (A@71) Ом15 у Х/юю11) Составитель С,Шустенко

Техред И,Дидык Корректор С.Черни

Редактор С.Патрушева

Тираж 590 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

))3035, Москва, Ж-35, Раушская наб., д. 4/5

Заказ 3661/49

Производственно-полиграфическое предприятие, r. Ужгород, ул. Проектная, ная 4