Цифровой генератор трехфазных гармонических колебаний

Цифровой генератор трехфазных гармонических колебаний

Иллюстрации

Показать все

Реферат

 

Изобретение относится к радиог технике и связи, измерительной технике им.б. использовано при испытаниях и наладке систем различного назначения . Цель изобретения - уменьшение нелинейных искажений выходных гармонических колебаний. Для достижения цели в уст-во введены блок 13 оперативного запоминания, регистр 14 адреса , управляемый делитель 15 частоты , два дешифратора 4 и 16, преобразователь 17 кода, два инвертора 18 и 19, два элемента И 20 и 21, два триггера 23 и 24, элемент ИЛИ 25. Формирование адресов и взаимосвязь блока 13 оперативного запоминания и регистра 14 адреса с блоком 7 позволяет за время одного рабочего цикла сформировать две группы по три значения напряжений с соответствующим фазовым сдвигом гармонических сигналов, что позволяет уменьшить нелинейные искажения выходных гармонических сигналов. 1 ил., (Л

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН

„„SU» 1411 1 ц 4 Н 03 В 27/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 418 7666/24-09 (22) 29.01.87 (46) 23.07.88. Бюл. У 27 (71) Львовский политехнический институт им. Ленинского комсомола (72) В.М. Ванько, О.М. Доронина и Г.Н. Лавров .(53) 621 ° 373.42 (088.8) (56) Авторское свидетельство СССР

9 1290471, кп. Н 03 В 27/00, 30.11.8 .

Авторское свидетельство СССР

В 1343541, кл. Н 03 В 27/00, 28.04.86. (54) ЦИФРОВОЙ ГЕНЕРАТОР ТРЕХФАЗНЫХ

ГАРМОНИЧЕСКИХ КОЛЕБАНИЙ (57) Изобретение относится к радио-, технике.и связи, измерительной технике и м.б. использовано при испытаниях и наладке систем различного назначения. Цель изобретения — уменьшение нелинейных искажений выходных гармонических колебаний. Для достижения цели в уст-во введены блок 13 опе— ративного запоминания, регистр 14 адреса, управляемый делитель 15 частоты, два дешифратора 4 и 16, преобразователь 17 кода, два инвертора 18 и 19, два элемента И 20 и 21, два триггера

23 и 24, элемент ИЛИ 25. Формирование адресов и взаимосвязь блока 13 оперативного запоминания и регистра

14 адреса с блоком 7 позволяет за время одного рабочего цикла сформировать две группы по три значения напряжений с соответствующим фазовым сдвигом гармонических сигналов, что позволяет уменьшить нелинейные искажения выходных гармонических сигналов. 1 ил.

1411915

Изобретение относится к радиотехнике и связи, измерителььой техни- ке и может быть использовано flpl! ис50 пытаниях и наладке систем раэл!г.н<.го назначения.

Цель изобретения — уменьшение нелинейных искажений выходных гармонических колебаний.

На чертеже представлена структур- 10 ная электрическая схема цифрового генератора трехфаэных гармонических колебаний.

Цифровой генератор трахфаэных гармонических колебаний содержит опорный 15 генератор 1, делитель 2 частоты, первый счетчик 3, первый дешифратор 4, первый 5 и второй 6 мультиплексоры, блок 7 постоянного запоминания, второй счетчик 8, блок 9 установки кода 2р амплитуд, делитель 10 кодов, цифроаналоговый преобразователь 11, блок 12 выборки-хранения, блок 13 оперативного запоминания, регистр 14 адреса, управляемый делитель 15 частоты, второй 25 с дешифратор 16, реобраэ ователь 17 кода, первый 18 и второй 19 инверторы, первый и второй элементы И 20 и 21, блок 22 установки сдвигов фаэ, первый

23 и второй 24 триггеры, элемент 3р

ИЛИ 25.

Цифровой генератор работает следующим образом.

Опорный генератор 1 формирует последовательность тактовых импульсов, которая с выхода делителя 2 поступает на счетный вход первого счетчика

3, на вход разрешения записи регистра 14, второй вход преобразователя 17 кода, а также на установочный вход 4р управляемого делителя 15. Через второй инвертор 19 тактовые импульсы поступают на вход разрешения записи блока 13, первый вход второго дешифратора. 16 и первый управляющий вход 45 управляющего делителя 15. Коды с выходов блока 13 оперативного запоминания через первый мультиплексор 5 поступают на третий и четвертый входы преобразователя 17 кода, на выходах которого формируются коды для установки первого 23 и второго 24 триггеров, а также на установочный вход - второго счетчика 8.

Второй дешифратор t6 дешифрирует разрядные выходы второго счетчика 8 и при наличии всех логических единиц формирует сигнал, изменяющий направление счета второго счетчика 8 с прямого на обратное, при этом на выходе регистра 14 формируется код обращения к блоку 7. За время одного рабочего цикла получают шесть значений напряжений в результате поступления кодов с выхода делителя 10 на вход цифро» аналогового преобразователя 11, подключенного к входу блока t2. Управление блоком 12 и блоком 9 осуществляется сигналом с выхода дешифратора 4.

Соответствующие сдвиги фаэ устанавливаются блоком 22, подключенным к информационным входам первого 5 и вто!- рого 6 мультиплексоров, к которым подключен также управляемый делитель 15, осуществляющий управление установкой сдвигов фаз, причем импульсы строби» рования на стробирующий вход второго мультиплексора 6 поступают через инвертор 18. Последовательность импульсов с выхода элемента ИЛИ 25, поступающая на третий вход второго дешифратора 16, определяет момент смены знака на первом выходе второго дешифратора 16, тем самым определяя момент формирования начальной точки, соответствующей началу периодов формируемых трехфазных гармонических колебаний.

Такое формирование адресов и взаимосвязь блока 13 оперативного запоминания и регистра 14 с блоком 7 позволяет эа время одного рабочего цикла сформировать две группы по три значения.напряжений с соответствующим фаэовым сдвигом гармонических сигналов, что.также позволяет уменьшить нелинейные искажения выходных гармонических сигналов, Формула изобретения

Цифровой генератор трехфазных гармонических колебаний, содержащий последовательно соединенные опорный генератор, делитель частоты, первый счетчик, первый дешифратор, блок установки кода амплитуды, делитель кодов, цифроаналоговый преобразоватеЛь и блок выборки-хранения, второй счет» чик, блок постоянного запоминания, выход которого соединен с информационным входом делителя кодов, первый мультиплексор, последовательно соедЬненные блок установки сдвигов фаз и втЬрой мультиплексор, причем управляющий вход блока выборки-хранения соединен с выходом первого дешифратора, отличающийся тем, что, с целью уменьшения нелинейных теля .

ВНИИПИ Заказ 3670/53 Тираж

928 Подписное

Произв.-полигр. пр-тие, г. Ужгород, ул. Проектная, 4

14119 искажейий выходных гармонических колебаний, введены паследавательна соединенные блок оперативного запоминания и регистр адреса, выход которого

5 саедине н с входом блока пост оя нного запоминания, элемент ИЛИ, первый и второй элементы И, первый и второй инверторы, второй дешифратор, преобразовательь кода, управляемый делитель 10 . частоты, первый и второй триггеры, причем выход второго инвертора, выход второго счетчика, выход элемента

ИЛИ, прямой выход первого триггера, прямой выход второго триггера соединены с соответствующими входами вто рого дешифратора, инверсный выход второго триггера соединен с его информационным входом, первый, второй и третий выходы второго дешифратора соединены соответственно с входом разрешения управляемого делителя частоты, с первым входом преобразователякода и с входом синхронизации первого триггера, инверсный выход первого 25 триггера соединен с его информационным входом, входом синхронизации второго триггера и первым входом первого элемента И, выход которого соединен с первым счетным входом второго счет- З0 чика, выход делителя частоты соединен с входом разрешения записи регистра адреса, вторым входом первого элемента И, первым входом второго элемента И, синхронизирующим входом втоЗб рого счетчика, входом второго инвертора и вторым входом преобразователя кода, первый и второй выходы которого соединены соответственно с первым и вторым установочными входами первого триггера, а третий и четвертый выходы преобразователя кода соединены соответственно с первым и вторым установочным входами второго триггера, прямой выход которого соединен с вхоДом знакового разряда регистра адреса и первым информационным входом бло1са оперативного запоминания, адресные входы которого соединены с соответствующими разрядными выходами перво50

ro счетчика, первый и второй разрядные выходы которого также соединены

4 .аатветственна с первым и вторым кхалями элемента ИЛП, второй инфарма— цианный вход блока аператпвнпга запом, инанияя соединен с прямым выходам первого триггера и вторым входам второго элемента И, выход которого соединен с вторым счетным входом второго счетчика, установочный вход управ— ляемаго делителя частоты соединен с вторым входом преобразователя кода, первый управляющий вход управляемога делителя частоты соединен с выходам второго инвертора, второй управляющий вход управляемого делителя частоты соединен с третьим раэрядным выходом первого счетчика, nepBblA u второй разрядные выходы управляемого делителя частоты соединены с первым и вторым адресными входами первого мультиплексора, третий разрядный выход управляемого делителя частоты соединен со стробирующим входом первого мультиплексора и с входом первого инвертора, выход которого соединен са страбирующим входом второго мультиплексора, третий информационный вход блока оперативного запоминания соединен с выходам второго счетчика, вход разрешения записи блока оператив.— ного запоминания соединен с выходом второго инвертора, информационные выходы блока оперативного запоминания соединены с соответствующими входами первой группы адресных входов первого мультиплексора, адресные выходы блока установки сдвигов фаз соединены с соответствующими входами второй группы адресных входов первого мультиплексора, первые выходы первого и второго мультиплексоров объединены и соединены с третьим входом преобразователя кода, вторые выходы первого, второго мультиплексоров объединены и соединены с четвертым входом преобразователя кодов, третьи выходы первого и вта— рого мультиплексоров объединены и соединены с установочным входом второго счетчика, а выход знакового разряда регистра адреса соединен со знаковым входом цифроаналогового преобразова