Арифметическое устройство с переменной длиной операндов

Арифметическое устройство с переменной длиной операндов

Иллюстрации

Показать все

Реферат

 

Изобретение относится к вычислительной технике и может быть использовано в процессорах электронных вычис- .лительных машин. Целью изобретения является сокращение аппаратурных затрат . Поставленная цель достигается тем, что арифметическое устройство с переменной длиной операндов, содержащее сумматор-вычитатель 3, блоки 4, 5 элементов И, блок 6 формирования маски, элемент ИСКЛЮЧАЩЕЕ ИЛИ 7 и одноразрядный коммутатор 8, имеет новую организацию связей. 2 ил.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК (19) (И) (1) 4 G 06. F 7/50

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ

Д1) 4207677/24-24 (22) 09.03.87 (46) 30.07.88. Бюл. В 28 (72) Л,M.Ìåäâåäåâà, В.А.Кулакова и К.А.Симонова (53) 681.325(088.8) (56) Патент США В 3751650, кл. 235-178, опублик. 1973;

Авторское свидетельство СССР

Ф 1160396, кл. G 06 F 7/38, 1984. (54) АРИФМЕТИЧЕСКОЕ УСТРОЙСТВО С ПЕРЕМЕННОЙ ДЛИНОЙ ОПЕРАНДОВ (57) Изобретение относится к вычислительной технике и может быть использовано в процессорах электронных вычис.лительных машин. Целью изобретения является сокращение аппаратурных затрат. Поставленная цель достигается тем, что арифметическое устройство с переменной длиной операндов, содержащее сумматор-вычитатель 3, блоки

4, 5 элементов И, блок 6 формирования маски, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 7 и одноразрядный коммутатор 8, имеет новую организацию связей. 2 ил.

141 3624

Изобретение относится к вычислительной технике и может быть использоруется "0" на входе 1 О, вычитание

"1") . вано в процессорах вычислительных машин.

Целью изобретения является сокращение аппаратурных затрат.

На фиг. 1 представлена схема арифметического устройства с переменной длиной операндов; на фиг. 2 " пример 1р выполнения блока формирования маски.

Устройство содержит входы 1, 2 первого и второго операндов устройства соответственно, сумматор-вычитатель 3, блоки 4, 5 элементов И, блок 15

6 формирования маски, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 7, одноразрядный коммутатор 8, вход 9 задания длины операндов устройства, вход 10 задания вида операции устройства, выход 11 результа- Zp та устройства, выход 12 переноса (заема) устройства, выходы 13, -13„„ разрядов сумматора-вычитателя 3. Блок 6 формирования маски (фиг. 2) содержит элементы ИЛИ 14» -14„,, выход 15 и 25 вход 16.

Устройство работает следующим образом.

На вход 9 устройства поступает унитарный код длины операндов, напри- 3Р мер код числа k. При этом устанавливаются значения "1" на выходах элементов ИЛИ 14, -14„ и íà k-м управляющем входе коммутатора 8. После подачи на сумматор-вычитатель 3 кода операции суммирования или вычитания с входа 10 устройства на выходах элементов ИЛИ 13, -13„ установится значение суммы или разности операндов, а на выходе 13».„ - сигнал, который 4О поступает на k-й вход коммутатора

8. В зависимости от кода арифметической операции, поступающего с входа

:10 устройства на вход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 7, на его выходе и, соот45 ветственно, выходе 12 устройства сигналом " 1" отмечается перенос или заем в старшем разряде (сложение кодиФормула изобретения

Арифметическое устройство с переменной длиной операндов, содержащее сумматор-вычитатель, два блока элементов И, блок формирования маски, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ и одноразрядный коммутатор, причем входы первого и второго операндов устройства соединены соответственно с первыми входами первого и второго блоков элементов И, выходы которых соединены соответственно с первым и вторым информационными входами сумматора-вычитателя, выходы разрядов с второго по и-й которого (n — максимальная разрядность операндов) соединены соответственно с информационными входами с первого по (и-1)-й одноразрядного коммутатора, выход которого соединен с первым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выход которого является выходом переноса (заема) устройства, вход задания вида операции которого соединен с управляющим входом сумматора-вычитателя, входы разрядов входа задания длины операндов устройства соединены соответственно с управляющими входами одноразрядного коммутатора, о т л и ч а ю щ е е с я тем, что, с целью сокращения аппаратурных затрат, вход задания длины операндов устройства соединен с входом блока формирования маски, выход которого соединен с вторыми входами первого и второго блоков элементов И, вход задания вйда операции устройства с единен с вторым входом элемента ИС» .JHOЧАЮЩЕЕ ИЛИ, выходы разрядов с н э»ого по и-й сумматора-вычитате »вляются выходом результата устройства, выход (и+1)-го разряда сумматора-вычитателя соединен с п ì информационным входом одноразрядного коммутатора.! 413624

16 (°

508. 2

Составитель А.Клюев

Редактор М.Келемеш Техред И.Верес Корректор С.черни

Тираж 704 Подписное

ВПИИПИ Государственного комитета СССР по делам изобретений и открытий

ll3035, Москва, Ж-35, Раушская наб., д. 4/5

3аказ 3786/51

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4