Устройство передачи информации по волоконно-оптической линии связи

Устройство передачи информации по волоконно-оптической линии связи

Иллюстрации

Показать все

Реферат

 

Изобретение относится к волоконнооптическим системам передачи информации и может быть иснользовано в системах управления автоматизированным оборудованием и робототехническими комплексами. Цель изобретения - расширение области применения путем обеспечения сопряжения с ЦВМ и повышение быстродействия. Устройство содержит на передающей стороне аналоговый I мультиплексор, цифровой 2 мультиплексор, аналого-цифровой преобразователь 3, генератор 4 тактовой частоты, делитель 5 частоты,, передатчик 6, включающий в себя преобразователь 7 последовательного кода Н оптоэлектронный модуль 8, регистр 9 сдвига, волоконно-оптическую линию 10 связи, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ И, элемент НЕ 12, элемент И 13, первый коммутатор 14, второй коммутатор 15, третий коммутатор 16, элемент ИЛИ-НЕ 17, счетчик 18 адреса, на приемной стороне приемник 19, включающий в себя оптоэлектронный модуль 20 и преобразователь 21 линейного кода регистр 22 сдвига, буферный регистр 23,дешифратор 24 адреса, цифроаналоговые преобразователи 25|-25„, регистр 26, формирователь 27 имгп льса записи, включающий в себя элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 28, делитель 55 (Л

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН! д4 б 08 С 19 28

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н А BTOPCHOMV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 4184656/24-24 (22) 21.01.87 (46) 30.07.88. Бюл. № 28 (71) Донецкий филиал Института «Гипроу глеа втом ати за ци я» (72) А. П. Стехин, H. А. Чехлатый и Н. П. Демченко (53) 621.398 (088.8) (56) Механизация и автоматизация управления, 1985, № 2, с. 56 — 58. (54) УСТРОЙСТВО ПЕРЕДАЧИ ИНФОРМАЦИИ ПО ВОЛОКОННО-ОПТИЧЕСКОЙ

ЛИНИИ СВЯЗИ (57) Изобретение относится к волоконнооптическим системам передачи информации и может быть использовано в системах управления автоматизированным оборудованием и робототехническими комплексами.

Цель изобретения — расширение области применения путем обеспечения сопряжения с ЦВМ и повышение быстродействия.

„„SU„„, 1413655 А 1

Устройство содержит на передающей стороне аналоговый 1 мультиплексор, цифровой 2 мультиплексор, аналого-цифровой преобразователь 3, генератор 4 тактовой частоты, делитель 5 частоты, передатчик 6, включающий в себя преобразователь 7 последовательного кода и оптоэлектронный модуль 8, регистр 9 сдвига, волоконно-оптическую линию !0 связи, элемент ИСКЛЮЧАЮШЕЕ

ИЛИ 11, элемент HE 12, элемент И 13, первый коммутатор 14, второй коммутатор 15, третий коммутатор 16, элемент

ИЛИ-НЕ 17, счетчик 18 адреса, на приемной стороне приемник 19, включающий в себя оптоэлектронный модуль 20 и преобразователь 21 линейного кода регистр 22 сдвига, буферный регистр 23,дешифратор 24 адреса, цифроаналоговые преобразователи

25 - — 25„, регистр 26, формирователь 27 ими льса записи, включающий в себя элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 28, делитель!

4!3655

29 частоты, элемент И 30 и регистр 31.

Устройство обеспечивает работу системы управления робототехническим комплексом или иным технологическим оборудованием в двух режимах: в копирующем, когда в качестве задающих устройств непосредственно исИзобретение относится к технике связи, а именно к волоконно-оптическим системам передачи информации, и может быть использовано для передачи и приема инфорMBILHH в системах управления автоматизированным оборудованием и робототехническими комплексами.

Целью изобретения является расширение области применения путем обеспечения сопряжения с вычислительной машиной и повышение быстродействия устройства.

На чертеже показана структурная блоксхема устройства.

Устройство передачи информации ио волоконно-оптической линии связи содержит на передающей стороне аналоговый мультиплексор 1, цифровой мультиплексор 2, аналого-цифровой преобразователь 3, генератор 4 тактовой частоты, делитель 5 частоты, передатчик 6, включающий в себя преобразователь 7 последовательного кода и оптоэлектронный модуль 8, регистр 9 сдвига, волоконно-оптическую линию 10 связи, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ ll, элемент

HE 12, элемент И 13, первый коммутатор 14, второй коммутатор 15, третий коммутатор 16, элемент ИЛИ вЂ” НЕ 17, счетчик 18 адреса, на приемной стороне приемник 19, включающий в себя оптоэлектронный модуль

20 и преобразователь 2! линейного кода, регистр 22 сдвига, буферный регистр 23, дешифратор 24 адреса, цифроаналоговые преобразователи 25I — 25„, регистр 26, блок

27 формирователя импульса записи, включающий в себя элемент ИСКЛЮЧА1ОЩЕЕ

ИЛИ 28, делитель 29 частоты, элемент И 30 и регистр 31.

Устройство работает следующим образом.

Генератор 4 тактовой частоты вырабатывает импульсы с фиксированной частотой, которые поступают на тактовый вход управляемого делителя 5 частсты. С первого выхода делителя 5 импульсы частотой 21 поступают на тактовый вход преобразователя 7 кода, с третьего выхода импульсы частотой l поступают на тактовый вход регистра 9 сдвига, с четвертого выхода импульсы частотой 1(М+1) иостуиак>т на второй вход элемента ИСКЛЮЧАЮШ,EE пользуются аналоговые и дискретные датчики, и в автоматическом, когда алгоритм и параметры сигналов управления задаются

ЦВМ, причем во втором случае скорость передачи информации практически не ограничена. 1 з: и. ф-лы, 1 ил.

ИЛИ 11 и на второй вход элемента И 13, С ВтороГО ВЫХОда ИмнуЛЬСЫ ЧЯСтотой !ми поступают на тактовый вход аналогоцифрового преобразователя 3, причем (. ш выбирается таким образом, чтобы время преобразования блока 3 было меньше или равно длительности цикла работы регистра 9 сдвига. При наличии логического «О» на входе установки режима регистра 9 сдвига

)0 okl работает в режиме последовательного ввода. С выхода регистра 9 сдвига последовательный код поступает на первый вход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 11, а с выхода этого элемента — на последовательный вход того же регистра. При поступлении на второй вход элемента ИСКЛЮЧАЮШЕЕ ИЛИ 11 импульса частотой f(NÍ) с четвертого выхода управляемого делителя 5 частоты 5 соответствующий бит последовательного кода инвертируется. При поступлении этого же импульса на второй вход элемента И 13 одновременно с присутствием логической «1» на выходе регистра 9 сдвига на выходе элемента И 13 формируется импульс, который переводит регистр 9 сдвига в режим параллельного ввода, причем в последний разряд блока 9 записывается логический «О», который поступает на последний параллельный вход регистра 23. В соответствии с кодом адреса

Таким образом, цикл работы параллельнопоследовательного регистра 9 сдвига содержит 2 (N+1) бит информации, причем в первой и второй половине цикла первые N бит идентичны, а последний, который играет роль синхроимпульсг, инвертируется — в первой половине цикла в качестве синхроимпульса передается логи35 ческий «О», а во второи — логическая «1».

Б соответствии с вышеизложенным на выходе элемента И 13 формируются импульсы с частотой следования !/2 (N+1), которые переводят блок 9 в режим иарал40 дельного ввода, а также запускают аналого-цифровой преобразователь 3 и поступают на вход счетчика 18 адреса. По задIIcìó фронту этих импульсов изменяется кодовая комбинация на выходе счетчика 18 з ,14I3655

I адреса, в соответствии с которой в режиме работы без ЦВМ производится циклический опрос аналоговых и дискретных датчиков. С выхода счетчика I8 адреса кодовая комбинация адреса через третий коммутатор 16 подается нз .нестой вход регистра 9, а также на адреснь.е входы цифрового 2 и аналогового I мультиплексоров. Мультиплексированные аналоговые сигналы с выхола аналогового мультиплексора 1 поступают на аналогоныи вход блока 3 и после преобраз вани»» н цифро- вой кол через второй коммутатор 15 подаются на пятый вход регистра 9 сдвига.

Мультиплексированные сигналы с дискретных латчиков с выхода цифрового мультиплексора 2 через первый коммутатор 14 подаются на четвертый вход регистра 9.

В режиме работы устройства с вычислительной машиной при поступлении сигнала на управляющий вхол третьего коммутатора 16 кодовая комбинация алреса с ЦВМ через третий коммутатор 16 подается на шестой вход регистра 9 и на алресные входы цифрового 2 и аналогового 1 мультиплексоров — опрос дискретных и аналоговых датчиков производится в соответствии с алгоритмом, задаваемым вычислительной мацкиной. При поступлении управляющих сигналов на входы управления второго и первого коммутаторов 15 и ° 14 аналоговая информация в цифровой форме и цифровая информация соответственно через коммутаторы 15 и 14 подаются с нычислительной машины на параллельные входы регистра 9 сдвига. При этом необходимая скорость передачи информации задается управляющим воздеистнием с вычислительнои машины на вход управления делителя 5 частоты, Для обеспечения синхронного режима работы с вычислительной машины элемент ИЛИ вЂ” HE 17 формирует импульс начала цикла опроса датчиков (кадровый импульс) при наличии на выходе счетчика 18 адреса первой кодовой комбинации, а импульсы с выхода элемента И 13 также подаются на ЦВМ, сигнализируя о том, что информация считана, и устройство готоно к приему новой информации. С выхода ретистра 9 сдвига послеловательный код поступает на информационный вход преобразователя 7 кода, на тактовый вход которого подаются импульсы частотой 2! с первого выхода управляемого деЛнтеля 5 частоты. Преобразователь 7;,ода осуществляет преобразование последовательного кода без возвращения к нулю в линейный самосинхронизирующий код, который поступает на вход передающего оптоэлектронного модуля 8, преобразующего электрические сигналы в оптические. Опти-. ческий сигнал с выхода перелающего оптоэлектронного модуля 8 через волоконнооптическую линию 10 связи поступает на:

Ьход приемного оптоэлектронного модуля 20, f осуществляющего обратное ппеобразованне. (. выхода приемного оптоэлектронного модуля 20 линейный самосннхронизирующий код поступает на вход преобразователя 21 кода, который производит его преобразование в последовательный кол без возвращения к нулю и выделение тактовой частоты. Последовательный код и импульсы тактовой частоты с выходов преобразователя 21 кода поступают на соответствующие входы регистра 22 сдвига, который имеет + 2 параллельных выходов, и, таким образом, на его первом и .послелнем выходах одновременно будут находиться биты кодовой посылки с олинаковыми порядковыми номерами..В элементе ИСКЛ10ЧАЮЩЕЕ ИЛИ 28 блока 27 формирователя импульса записи происходит поразрядное сравнение соответ-" ствующих битов кодовой посылки из первой и второй частей цикла передачи, Прн их неилентичности на выхо20 де элемента ИСКЛ !0ЧА!ОЩЕЕ ИЛИ 28 появляется логическая « I » à с приходом следующего тактового импульса на первом выхоле регистра 31 также появляется логическая «!» и делитель 29 частоты сбрасывается в нуль. На ныхоле делителя 29 частоты логическая «1» появится только в том- случае, если N бит в первой и второй половинах цикла передачи булут идентичны. С приходом синхроимпульса, который постоянно и и верти руется, на выходах эле3О мента ИСКЛ10ЧА10(! ЕЕ ИЛИ 28 и делителя 29 частоты олновременно появляется логическая «1» и, таким образом, на выходе элемента И 30 — тоже. С приходом слелуюшего тактоного импульса на выходе буферного регистра 23 формируется импульс записи, информация с первых выходов регистра 22 сдвига переписывается в буферный регистр 23. Если в кодовой посылке содержится ошибка -- o первой и второй частях цикла передачи какой-либо из информационных битов не совпадает — за4О писи в буферной регистр 23 не происходит..С второго выхода буферного регистра 23 код адреса поступает на вход дешифратора 24 адреса, который осуществляет распределение импульсов записи в

45 ячейки регистра 26 цифровых сигналов и цифроаналоговые преобразователи 25! — 25„.

Информационный вход регистра 26 соединен с третьим выходом буферного регистра 23. В соответствии с кодом адреса информация с этого выхода буферного регистра 23 записывается в определенные ячейки регистра 26 и сохраняется на его выходах в течение цикла изменения кола адреса. С первого выхода буферного регистра 23 информация поступает на информационные входы цифроаналоговых преоб55 разонателей 25 †„. В соответствии с кодом адреса информация записывает я в регистр определенного цифроаналогового преобразователя 251 †„, преобразуется в аналого-

14t3655 вый сигнал и сохраняется на выходе цифро-: аналоговых преобразователей 25 — 25 в течение цикла изменения кода адреса.

Таким образом,,устройство обеспечива, ет работу системы управления робототехническим комплексом или иным техноловннвоким оборудован1 м в двух режимах::, в копирующем, когда в качестве задаюгцих устройств непосредственно используются анаиоговые и дискретные датчики,. и в автвматическом, когда алгоритм и параметры ииюналов управления задаются вычислительнвй машиной, причем во втором случае скорость передачи информации практически не ограничена. Перечисленные свойства поз-; воляют использовать устройство в самых. различных системах управления технологическими процессами и оборудованием. . Формула изобретения

1. Устройство передачи информации по волоконно-оптической линии связи, содержащее на передающей стороне датчики, аналого-цифровой преобразователь, комму- таторы, передатчик, выход которого через: волоконно-оптическую линию связи соединен на приемной стороне с входом приемника, и цифроаналоговый преобразователь, отли-. чаюи ееся тем, что, с целью расширения области рименения путем обеспечения сопряжения с вычислительной машиной и по-. вышения быстродействия устройства, в него введены на передающей стороне аналого-, вый мультиплексор и цифровой мультиплек. сор, регистр сдвига, элементы ИСКЛЮЧАЮЩЕЕ ИЛИ, НЕ и И, генератор тактовой, частоты, делитель частоты, счетчик адреса, элемент ИЛИ вЂ” HE, выход генератора тактовой частоты подключен к первому входу дел ителя частоты, второй вход которого является первым управляющим входом устройства, первый выход делителя частоты подключен к тактовому входу передатчика, информационные входы передатчика, элементов И, НЕ и ИСКЛ10ЧАЮ1ЦЕЕ ИЛИ сое-. динены с выходом регистра сдвига, второй и третий выходы делителя частоты подключены соответственно к первым входам аналого-цифрового преобразователя и регистра сдвига, четвертый выход делителя частоты соединен с тактовыми входами элементов ИСКЛЮЧАЮЩЕЕ ИЛИ и И, выходы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ и НЕ подключены соответственно к второму и третьему входам регистра сдвига, четвертый и пятый входы которого соединены соответственно с выходами первого и второго коммутаторов, выход третьего коммутатора подключен к шестому входу регистра сдвига и объединенным адресным входам аналогового и цифрового мультиплексоров, информационные входы которых соединены с выходами соответствующих датчиков, выход элемента И подключен к седьмому входу регистра сдвига, к второму входу аналого-цифрового преобразователя, к входу счетчика адреса и является первым выходом устройства, выходы аналогового и цифрового мультиплексоров соединены соответственно с третьим входом аналого-цифрового преобразователя и первым входом первого коммутатора, второй вход первого комму,татора и первые входы второго и третье.го коммутаторов являются соответственно вторым, третьим и четвертым управляющими ,входами устройства, третий вход первого ,коммутатора и вторые входы второго и третьего коммутаторов являются .соответственно первым, вторым и третьим инфор15 .мационными входами устройства, третий вход второго коммутатора подключен к выходу аналого-цифрового преобразователя, выход счетчика адреса соединен с третьим входом третьего коммутатора и с входом элемента ИЛИ вЂ” НЕ, выход которого являет20 ся вторым выходом устройства, на приемной стороне в него введены регистр сдвига, буферный регистр, дешифратор адреса, формирователь импульса записи и регистр, первый выход приемника соединен с первым ,входом регистра сдвига, второй выход приемника подключен к второму входу регистра сдвига и первому входу формирователя импульса записи, первый выход ре.гистра сдвига соединен с вторым входом формирователя импульса записи, группа

ЗО выходов регистра сдвига подключена к соответствующей группе входов буферного ,регистра, последний выход групгы выходов регистра сдвига соединен с третьим входом формирователя импульсов записи, первый выход буферного регистра подключен к объе35:äèHåííûM информационным входам цифроаналоговых преобразователей, второй и третий выходы буферного регистра соединены соответственно с информационными входами .дешифратора адреса и регистра, группа адресных входов которого и адресные входы цифроаналоговых преобразователей подклю чены к соответствующим выходам дешифратора адреса, выходы цифроаналоговых преобразователей и выходы регистра являются соответственно третьими и четвертыми выходами устройства.

2. Устройство по п. 1, отличающееся тем, что формирователь импульса записи содержит элемент ИСКЛЮЧАЮ1ЦЕЕ ИЛИ, делитель частоты, элемент И и регистр, 5О первые входы делителя частоты и ре,гистра являются первым входом формирователя импульса записи, второй вход делителяя частоты подкл 1очс и к первому выходу регистра, второй выход кот .. рого является выходом формирователя.

55 импульса записи, первый и второй входы элемента ИСКЛЮЧАЮЩЕЕ ИЛИ являются соответственно вторым и третьим входами формирователя импульса записи, выходы

1413655

Г оставитеп I-I Коше ни < (е <и ктор . 3 Бандура г> ° . ° Гехреа И. Верст Коррект<>р. <. I!и гаи

:3акаа 3788j53 Тираж 558 11<> шис«<><

8II I IIIIII I <"осутарствеии<>го комитета (.С(:Р ио,<е. «>«ива<>р«< ><»II < откр« тии

I 1 30;35, Москва, Ж вЂ” 35, Ра3 шс>;<>< и;и>, <. -1 >

11роиавоаствеиио-иоаигр«фи><еское ир<.тир<о<гас, г. Уi«l <>1><> <. 3,<. 11р<и ктиаи. 4 элемента ИСКЛЮЧАЮШЕЕ ИЛИ и де1ителя частоты через элемент И подключены к второму входу регистра и непосредственно выход элемента ИСКЛК>ЧАК)гЦЕЕ

ИЛИ соединен с третьим входом регистра.