Парафазная логическая кмоп-схема

Парафазная логическая кмоп-схема

Иллюстрации

Показать все

Реферат

 

Изобретение может быть использовано при построении асинхронных .логических схем и апериодических автоматов . Устройство содержит ячейки 1 и 2, реализующие логическую функцию инверсию на МОП-транэисторах (т) п-типа 3 и р-типа 4-7. В рабочей фазе на фазовый вход поступает высокий потенциал, открывающий Т 3 и закрьшакаций Т 4 и 7. Проводимость ячеек 1 и 2 определяется значением реализуемой функции и ее инверсией на данном наборе переменных. При поступлении низкого потенциала на фазовый вход 11 Т 3 закрывается, а Т 4 и 7 открывается. В результате на парафазных шинах 8 и 9 схемы устанавливаются высокие потенциалы, закрывающие Т 5 и 6. В фазе гашения Т 4 и 7 открыты, Т 3 закрыт, а в рабочей фазе Т 3 открыт, но при этом либо закрыты Т 4 и 5 и ячейка 2 не проводит, либо закрыты Т 6 и 7 и ячейка 1 не проводит. Таким образом, между шиной 10 питания и общей шиной последовательно с открытььм Т обязательно включены закрытые Т, что обеспечивает : схеме низкое потребление энергии, свойственное КМОП-схемам, и повышает ее надежность. 1 ил. (Л 42ь ОЭ 1чЭ

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН,.Я0„„1413722 А 1 (ц 4 Н 03 K 19/094 зск ю,.еж !

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

;!3 .,,, I3

«ъ11 ЬЛ."1 0 ТЫ А

H ABTOPCHOMY СВИДЕТЕЛЬСВ ВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 4147271/24-21 (22) 17,11,86 (46) 30.07.88. Бюл. Р 28 (71) Ленинградский электротехничес" кий институт им. В,И.Ульянова (Ленина) (72) В.И.Варшавский, А.Ю.Кондратьев, Н.М.Кравченко и Б.С.Цирлин (53) 621.374 (088.8) .(56) Автоматное управление асинхрон" ными процессами в 3ВМ и дискретных системах /Под ред. В.И.Варшавского.

M,: Наука, 1986, с. 93.

Мурга С.С. Системное проектирование сверхбольших интегральных схем.

M.: Мир, 1985, с. 265, рис. 4.\0.3. (54) ПАРАФАЗНАЯ ЛОГИЧЕСКАЯ КМОПСХЕМА (57) Изобретение может быть использовано при построении асинхронных логических схем и апериодичаских ав" томатов ° Устройство содержит ячейки

1 и 2, реализующие логическую функцию и ее инверсию íà МОП"тpaнзиcторах (Т) и-типа 3 и р"типа 4 — 7. В рабочей фазе на фазовый вход поступа" ет высокий потенциал, открывающий

Т 3 и закрывающий Т 4 и 7. Проводи" мость ячеек 1 и 2 определяется значением реализуемой функции и ее инверсией на данном наборе переменных.

При поступлении низкого потенциала на фазовый вход 11 Т 3 закрывается, а Т 4 и 7 открывается. В результате на парафазных шинах 8 и 9 схемы устанавливаются высокие потенциалы, закрывающие Т 5 и 6 ° В фазе гашения

Т 4 и 7 открыты, Т 3 закрыт, а в рабочей фазе Т 3 открыт, но при этом либо закрыты Т 4 и 5 и ячейка 2 не проводит, либо закрыты Т 6 и 7 и ячейка 1 не проводит. Таким образом, между шиной 10 питания и общей шиной последовательно с открытым Т обязательно включены закрытые Т, что обеспечивает: схеме низкое потребление энергии, свойственное КМОП-схемам, и повышает ее надежность. 1 ил.

1 413122

il0

f5

30

Изобретение относится к импульсной технике и может быть использовано при построении асинхронных логических схем и апериодических автоматов.

Цель изобретения — повышение надежности парафаэной логической

КМОП-схемы путем ее минимизации, На чертеже представлена принципиальная схема парафаэной логической КМОП-схемы.

Устройство содержит ячейки 1 и 2, реализующие логическую функцию и ее инверсию на МОП-транзистоРах и-типа ° МОП-транзисторы и-типа 3 и р-типа 4 7, Первые выходы ячеек и 2 соединены с инверсной .и прямой парафазными шинами 8 и 9 схемы, стоками р"транзисторов 4,5 и 6,7, истоки и стоки которых соединены соответственно с шиной 10 питания и затворами р-транзисторов 5 и 6 ° Вторые входы ячеек 1 и 2 соединены с истоком и-транзистора 3, сток которого соединен с общей шиной, а затвор " с затворами р-транзисторов 4,7 и фазовым входом 11 схемы.

Устройство работает следующим образом.

В фазе гашения на фазовый вход 10 поступает низкий потенциал, который закрывает транзистор 3 и открывает транзисторы 4 и 7. При этом на инверсной 8 и прямой 9 шинах схемы будет высокий потенциал, который закрывает транзисторы 5 и 6, В рабочей фазе на информационных входах схемы (ячеек 1 и 2) устанавливается один иэ рабочих наборов значений переменных, а на фазовый вход

ll поступает высокий потенциал, который открывает транзистор 3 и закрывает транзисторы 4 и 7. Проводимость ячеек 1 и 2 определяется значением реализуемой функции и ее инверсии на данном рабочем наборе переменных.

Пусть, например, ячейка 1 на данном наборе проводит ток, а ячейка 2— не проводит. Тогда на инверсной шине 8 устанавливается низкий потенциал, который, поступая на затвор тран- .зистора 6, открывает его, и на прямой шине 9 сохраняется высокий потенциал, который удерживает транзистор 5 в закрытом состоянии. Если

ВНИИПИ Заказ 3793/56 же ток проводит ячейка 2, а ячейка

1 — не проводит,,то низкий потенциал устанавливается на прямом выходе 9, транзистор 5 открывается, и на инверсном выходе 8 сохраняется высокий пстенциал, который удерживает транзистор 6 в закрытом состоянии.

Поступление низкого потенциала на фазовый вход 11 снова закрывает транзистор 3 и открывает транзисторы 4 и 7, в результате чего на обеих парафазных шинах 8 и 9 схемы устанавливаются высокие потенциалы, которые закрывают транзисторы 5 и 6.

В фазе гашения открыты транзисторы 4 и 7, но закрыт транзистор 3, а в рабочей фазе транзистор 3 открыт, но при этом либо закрыты транзисторы 4, 5 и ячейка 2 не проводит, либо закрыты транзисторы 6,7 и ячейка не проводит, т.е. в обеих фазах работы схемы между шиной 10 питания и общей шиной последовательно с отк" рытым транзистором обязательно включены закрытые, что обеспечивает схеме низкое потребление энергии, свойственное КМОП-схемам.

Формула изобретения

Парафаэная логическая КМОП-схема, содержащая две ячейки на МОП-транзисторах п-типа, реализующие соответственно прямую логическую функцию и ее инверсию, первые выходы которых соединены с инверсным и прямым парафазными шинами схемы соответственно, МОП-транзистор п-типа, исток ко" торого соединен с вторыми выходами ячеек, затвор — с фазовым входом схемы, а сток — с общей шиной, и два

МОП"транзистора р"типа, истоки которых соединены с шиной питания, зат" воры — с фазовым входом схемы, а стоки — с ее прямым и инверсным парафазными выходами соответственно, отличающаяся тем, что, с целью повышения надежности в нее введены два МОП-транзистора р-типа, истоки которы соединены с шиной питания, затворы — с прямой и инверсной парафаэными шинами схемы соответственно, а стоки — с инверсной и прямой парафаэными шинами схемы соответственно.

Тираж 928 Подписное

Произв.-полигр. пр-тие, г.

Ужгород, ул. Проектная, 4