Устройство формирования отметок времени

Устройство формирования отметок времени

Иллюстрации

Показать все

Реферат

 

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН ьц 4 Н 03 К 23/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А ВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (61) 1112568 (21) 3945697/24-21 (22) 21 ° 08.85 (46) 07.08.88. Бюл. Ф 29 (72) В.В.Зелянин и Т.M.Ìàñëåíêîâà (53) 631.3.056(088.8) (56) Авторское свидетельство СССР

Ф 1112568, кл. Н 03 К 23/00, 18.06.82. (54)(57) 1.УСТРОЙСТВО ФОРМИРОВАНИЯ ОТМЕТОК ВРЕМЕНИ по авт. св. Ф 1112568, о т л и ч а ю щ е е с я тем, что, с целью расширения функциональных возможностей путем обеспечения формирования отметок календарных дат числа, месяца, года, в него введены три дешифратора, блок анализа, коммута- . тор, пять элементов И, два элемента ИЛИ, два триггера, блок суммирования, выходы счетчика соединены с входами первого дешифратора, выходы счетного блока — с соответствующими входами второго и третьего дешифраторов, а также блока анализа, выход которого подключен к второму входу коммутатора, первый вход которого соединен с выходом второго дешифратора, управляющий вход — с инверсным выходом второго триггера, а выход — с D-входом первого триггера, третий выход первого дешифратора подключен к первым входам третьего и четвертого элементов И и второму входу первого элемента ИЛИ, второй выход — к первым входам второго элемента И и первого элемента ИЛИ, выход которого подключен к первому входу пятого элемента И, второй вход которого подключен к соответствующему выходу синхронизатора, третий — к выходу триггера управления, а выход — к четвертому входу ло„„SU„„1415437 A 2 гического блока, вторые входы первого и второго элементов И подключены к соответствующему выходу блока управления, а их выходы — к первому и вто— рому входам второго элемента ИЛИ соответственно, выход которого подключен к входу синхронизации первого триггера, выход которого подключен к второму входу третьего элемента И, выход второго элемента И подключен к входу синхронизации второго триггера, D-вход которого соединен с выходом третьего дешифратора, а инверсный выход — с вторь.м входом четвертого элемента И, входы третьего и четвертого элементов И подключены к соотС> ветству;ащим входам блока суммирования, другие входы которого соединены с выходом блока памяти, а выходы — с вхо— дами элемента сравнения, входы уста- С нонки введенных триггеров подключены к девятому выходу блока управления. ю

2. Устройство по п. 1, о т л и ч а ю щ е е с я тем, что второй дешифратор содержит элемент If, три входа которого через инверторы соединены с входами дешифратора, выход первого инвертора, а также входы второго С © и третьего инверторов соединены с со- 3 ответствующими входами второго элемента И, выходы элементов И через элемент ИЛИ подключены к выходу де шифратора °

3. Устройство по п. 1, о т л и ч а ю щ е е с я тем, что блок анали- Д за содержит элемент ИЛИ, входы котооого являются входами блока ана- иза, а выход подключен к первому входу первого элемента И, а также через первый инвертор к первому входу вто1415437 рого элемента И, второй вход которого подключен к треть<.му входу блока анализа и через второй инвертор к второИзобретение относится к импульсной технике, предназначено для надежного счета импульсов, формирования отметок времени и сетки частот и является усовершенствованием устройства по 5 авт.св. М - 1112568.

Целью изобретения является расширение функциональных возможностей путем обеспечения формирования отметок календарных дат числа, месяца, года. 10

На фиг. 1 представлена структурная схема устройства формирования отметок времени; на фиг. 2 — схема второго дешифратора; на фиг. 3 — схема блока анализа; на фиг, 4 — схема коммутатора; на фиг. 5 — блок суммирования; на фиг. 6 — счетный блок устройства.

Устройство содержит опорный генератор 1, подключенный к первому входу формирователя 2, включающего делитель 20

3 частоты, выходы которого являются соответственно первым и вторым входами формирователя 2, а один из выходов соединен с первым входом первого элемента И 4 формирователя, второй вход которого подключен к выходу первого

"риггера 5 формирователя, входы которого соединены соответственно с вторым и третьим входами формирователя 2, выход первого элемента И 4 формирова- 30 теля является вторым выходом формирователя 2 и подключен также к входу вто. рого триггера 6 формирователя, другой вход которого является четвертым входом формирователя 2, а выход подключен к входу второго элемента И 7 формирователя, второй вход которого соединен с другим выходом делителя 3 частоты, а выход является первым выходом формирователя 2 и соединен с первым 40 входом синхронизатора 8, соответствующие выходы которого подключены к счетному блоку 9, первому входу логического блока 10,первому входу триг< гера 11 управления, первому и второму входам блока 12 управления и входу му входу перного элемента И, ньгходы элементон И через элемент СПИ <эвелине ны с выходом блока а нани за, 2 счетчика 13, выходы которого соединены с третьим входом блока 12 управления, а также с адресными входами запоминающего устройства (ЗУ) 14 и блока 15 памяти (БП), дополнительный выход которого подключен к третьему входу логического блока 10, соответствующие входы элемента 16 сравнения соединены с выходами счетного устройства 9, входами запоминающего устройства 14 и выходами блока 17 суммирования, а выход элемента сравнения соединен с вторым входом триггера 11 управления, выход которого подключен к второму входу логического блока 10, четвертому входу блока

12 управления и третьему входу блока 18 выходных сигналов (БВС), выход блока 10 подключен к суммирующему входу счетного блока 9, первые информационные входы которого подключены в выходам запоминающего устройства 14, вход записи которого соединен с четвертым выходом блока 12 управления, шестой и пятый выходы которого соответственно подключены к второму и третьему входам формирователя 2, восьмой выход — к объединенным входам сброса триггера 11 управления, счетчика 13, БВС 18, вход установки синхронизатора, седьмой выход — к входу сброса счетного блока 9, первый выход — к входам установки счетчика 13, третий выход — к входам предварительной записи БП 15, второй выход — к входам установки счетного блока 9, второй выход формирователя 2 соединен с первым входом БВС 18.

Устройство содержит также элементы И 19 и 20, первые входы которых соединены с третьим выходом первого дешифратора 21, первый и второй выходы которого соединены с первыми входами первого и второго элементов И 22 и 23 соответственно, вторые входы которых соединены с четвертым выходом

1415437 блока 12 управления, а выходы подключены к соответствующим входам элемента ИЛИ 24, выход которого подключен к входу синхронизации первого тригге5 ра 25, выход которого соединен с вторым входом третьего элемента И 19, выход которого подключен к соответствующему входу блока 17 суммирования.

Выход второго элемента И 23 подключен 10 также к входу синхронизации второго триггера 26, D-вход которого соединен с выходом третьего дешифратора 27, входы которого соединены с соответствующиии выходами счетного блока 9. 15

Выход триггера 26 соединен с вторым входом четвертого элемента И 20, выход которог о соединен с соответствующим входом блока 17 суммирования.

Входы блока 28 анализа и второго де- 20 шифратора 29 подключены к соответствующим выходам счетного блока 9, а выходы — к второму и первому входам ъ-оммутатора 30, вход управления которого соединен с инверсным выходом 25 триггера 26, а выход — с D-входом первого триггера 25.

Второй и третий выходы первого дешифратора 21 соединены с первыми вторым входами первого элемента ИЛИ 31 30

:оответственно, выход KoToporo подf;ëí-!ВН к I,åðâoìó входу пятого элемента И 32, в. оро 1 вход которого соединен с пятым выходом синхронизатора 8, : Ретий вхо,г - с выходом триггера 11 35 управления, а выход — с четвертым ..огом логического блока 10.

Логический блок 10 содержит элемент HL 38, вход и выход которого подклю гены соответственно к первым входам первого 34 и второго 35 элементов И логического блока, выходы которых соединены с входами элемента

ИЛИ 36 гогического блока, при этом третий вход элемента ИЛИ 36 является 45 четвертым входом логического блока, его г,г;.,;, — выходом логического блока, вход элеме та НЕ 33 является третьим входом ".згического блока, объединеннь|е вторые входы первого 34 и второго 35 элементов И вЂ” первым его входом, а третий вход второго элемента И 35 — вторым входом логического б.. >ка 10.

Бл >к 12 управления может быть вы ли-:., на-чэи",:ер, как показано на

1. Дпя предварительной записи чисел в запоминающее устройство исполгзованы «ногочный переключатель 37 и элемент ИЛИ 38, для сбора и установки — цепь из кнопочного переключателя 39 и 40, дешифратора 41, элементов ИЛИ 42 и 43, элемента И для предварительной записи чисел в счетчик и блок памяти — код вые шины.

БВС 18 состоит из регистра 45 сдвига и выходных вентилей 46 и 47, Второй дешифратор 29 (фиг. 2) со— держит элемент ИЛИ 4Ч, три входа которого через инверторы 49 — 51 соединены с- входами дешифратора, выход первого инвертора 49, а также входы второго 50 и третьего 51 инверторов соединены с соответствующими входами второго элемента И 52, выходы элемг нтов И 48 и 52 через элемент 53 подкггючены к выходу дешифратора.

Блок анализа (фиг. 3) содержит элемент ИЛИ 54,, входы которого являются входами блока анализа, а выход подключен к первому входу первого элемента И 55, а также через первый инвертор 56 к первому входу второго элемента И 57, второй вход которого подключен к третьему входу блока анализа и через второй инвертор 58 к второму входу первого элемента И 55, выходы элементов И через элемент ИЛИ

59 соединены с выходом блока анализа.

Коммутатор (фиг. 4) содержит элемент И 60, первый вход которого непосредственно, а второй через инвертор

61 подключены к первому и второму входам коммутатора, входы второго элемента И 62 соединены с вторым и третьим входами коммутатора, выходы элементов И через элемент ИЛИ 63 подключены к выходу коммутатора.

Блок суммирования (фиг. 5) содержит шесть сумматоров 64-69, первые входы сумматоров 64,65,67,68 и 69 соединены с соответствующими входами блока суммирования, вторые входы первого 64 и второго 65 сумматоров подключены к первому и второму входам блока суммирования соответственно, первый выход первого сумматора соединен с третьим входом второго сумматора, второй выход — с первым выходом блока суммирования, выход второго сумматора 65 соединен с первым входом элемента И 70 и третьего сумматора 66, второй вход которого соединен с вторыми входами четвертого 67 и шестого

69 сумматоров и выходом элемента И 70, второй вход которого соединен с соответствующим входом блока суммирова1415437 ния и первым входом пятого сумматора 68, второй вход которого подключен к первому выходу четвертого сумматора 67, третий вход которого подключен к первому выходу третьего сумматора 66, вторые выходы сумматоров

66 и 67 и выходы сумматоров 68 и 69 соединены с соответствующими выходами блока суммирования, восьмой, девятый и десятый входы блока суммирования соединены с шестым, седьмым и восьмым выходами блока суммирования.

Все примеры реализации блоков показаны для случая использования двоич-15 но-десятичного кода.

Счетный блок 9 (фиг. 6) имеет информационные и установочные входы, которые соединены соответственно с выходами запоминающего устройства и вто-20 рым выходом блока управления, соответственпо каждый разряд выхода ЗУ 14 соединен с соответствующим элементом 71.1-71.п совпадения, другие входы которых соединены с первым выходом блока синхронизации, а выходы — с входами элементов ИЛИ 72.1-72.п, входы которых подключены к D-входам счетчика 73 и вход записи которого соединен с выходами элемента ИЛИ 74. Выход кода установки блока управления подключен на входы соответствующих элементов совпадения и через элементы ИЛИ

72.1-72.п на D-входы счетчика, счетный вход которого соединен с выходом 35 логического блока.

Устройство работает следующим образом.

Вначале производится предварительная установка всех элементов устройст-40 ва с помощью блока 12 управления. При нажатии кнопки 40 блока 12 управления обнуляется БВС !8, счетчик 13, триггер формирователя 2, триггер 11 уп-. равления и триггер 25 устанавливаются 45 в состояние "0", а триггер 26 — в состояние "1", синхронизатор 8 устанавливается в состояние "0000001". Установка триггера 26 в состояние 1 вызывает установку коммутатора 30 в 50 первое состояние, при котором к выходу коммутатора подключается выход дешифратора 29. Далее производится предварительная установка в ячейки

ЗУ 14 текущего значения временных 55 интервалов.

Установка и обнуление производятся следующим образом.

В счетчик 13 сигналами с первого выхода блока 12 управления устанавливается код адреса ячеек ЗУ 14 для хранения значений часовых ингервалов времени. Код может быть набран, например, кнопочными переключателями.

С второго выхода блока 12 управления на выход установки блока 9 поступает код установки текущего значения часовых интервалов. На вход записи БП 15 с третьего выхода блока 12 управления подается код числа, определяющего максимальное количество импульсов, которое должно быть накоплено в часовом интервале, т.е. код числа 24, с девятого выхода блока 12 управления на БП 15 подается сигнал записи, который может формироваться вручную, например, от кнопки. С четвертого выхода блока 12 управления через элемент

ИЛИ 39 от кнопочного переключателя (КП) 37 поступает сигнал на вход записи ЗУ 14. Содержимое счетного устройства 9 переписывается в соответ- ствующие ячейки ЗУ 14.

Далее сигналом с первого выхода блока 12 управления в счетчике 13 ус1 танавливается код адреса ячеек ЗУ 14 для хранения значения минутных интервалов. Аналогично описанному выше в счетном блоке 9 устанавливают код текущего значения минутных инте валов времени, который переписывается в соответствующие ячейки ЗУ 14 и код числа 60 в БП 15. Аналогично остальные ячейки ЗУ 14 устанавливают в нулевое состояние, а в БП 15 записываются соответственно коды максимальных чисел, соответствующих данному временному интервалу. После окончания предварительной установки в счетчике 13 остается код адреса ячеек ЗУ 14 для хранения наименьших интервалов времени. Устройство подготовлено к работе. С пятого выхода блока 12 управления подается сигнал Пуск", который устанавливает триггер 5 в состояние "0". Как только с шестого выхода блока 12 управления поступает сигнал, привязанный к эталонному, делитель 3 частоты обнуляется, триггер 5 опрокидывается и с выхода элемента И 4 формирователя 2 поступает сигнал с частотой f „, который в свою очередь опрокидывает триггер 6, и сигналы с второго выхода делителя 2 частоты частотой f через элемент И 7

1415437 поступают на выход формирователя 2 и на вход синхронизатора 8.

Для правильной работы устройства необходимо выполнение условия т бп ь11 где n — число формируемых временных интервалов.

Рассмотрим работу устройства на примере формирования нескольких частот и оцифровки секундных, минутных, часовых временных меток.

f< =5 кГц; fr=2 кГц; f =1 кГц, Е,1 =100 кГц, f =1 Гц ю сут (24

n=8

Если f „=10 кГц то fт=1 мГU,.

Пусть коэффициент пересчета счетного блока 9 равен 100 В ячейке БП

15, соответствующей формируемым частотам, как было сказано, в режиме предварительной установки, записывается значение необходимого числа импульсов, которое должно содержать счетное устройство для получения данной частоты.

В БП 15 имеется дополнительный выход, который необходим для того, чтобы при определенном объеме счетного блока 9 обеспечить входные сигналы для ячеек, формирующих низкие частоты. При этом сигналом с дополнительного выхода БП 15 на вход счетного блока 9 через логический блок 10

11 11 поступает либо логическая 1, либо сигнал с выхода триггера 1 1 . Л о гич еский ур ов е н ь сигнала на дополнительном выходе БП 1 5 (логич е ски и " 0" или

" 1 " ) о,— р ед еля ет с я э н ач ени ем формиру емой частоты, коэффициентом деления

f „ /f ) и коэффициентом пересчета счетного блока 9 .

В нашем случае, если коэффициент пересчета счетного блока 9 равен 1 00, то непосредственно и з входной частог ы 1 0 к Гц могут быть сформированы частоты с f по f g . При этом сигнал л о гичес к ои " 1 " с дополнительного выхода БП 1 5 обеспечивает формирование н а выходе логического блока 1 0 уровня логической " 1 ", которая до б авляет с я в счетный блок 9 при пос тупл ечии сигнала с синхронизатора 8, При

:1 ор 11иp o в aнии же, например, частоты н а вход сч етно го блока 9 вместо логич ес к ой " 1 " через логический блок 1 0 си г и алом с дополнительного выхода БП

1 5 подключается выл од триггера 1 0 .

В этом случае логическая "1 появляется на входе блока 9 тогда, когда триггер 11 устанавливается в единич— ное состояние. Это происходит после полного заполнения ячеек памяти предьдущего цикла. Сигнал с выхода триггера 11 эквивалентен сигналу этой частоты и одновременно является вход10 ным сигналом для формирования последующей частоты, так как обеспечивает логическую "1" на входе блока 9, которая записывается в него с приходом синхроимпульса в устройстве 8.

15 В таблице приведены числа, которые должны быть записаны в БП 15 для формирования соответствующих частот, и уровень сигнала на его дополнительном выходе.

2р Установка сигнала на дополнительном выходе производится также в режиме предварительной установки.

Например, в ячейке с адресом частоты f, записываются код 0100...01, 25 для f — 1010 ... 01 и т.д., левый разряд является младшим, самый старший разряд поступает на дополнительный выход блока БП, В первоначальный момент времени

30 на выходе счетчика 13 имеется код адреса ячейки ЗУ 14, в которой происходит накопление числа импульсов для формирования сигнала с частотой 5 кГц (нулевой адрес). С выхода БП 15 на

З5 вход элемента 16 сравнения поступает двоичный код числа N=2, а с дополнительного выхода — сигнал логической

"1" на выходе логического блока 10.

40 Частота Число в БП Сигнал на дополнительном выходе БП

5 кГц

2 кГц

1 кГц

100 кГц

10

100

1 Гц 10

1 мин 60 ч 60

1 сут 24 с>

1 1 ) 37

С пр>fx 3дом с гггнллл Запуска с Tiff T<)I Tf шс < T<) f i> ньгхадов блока 1 2 у»рлнпс.и»я f{л f)xf)J(тригг ера 6 ф )p миравлт»IT)I 2 пас тупает сигнал с члсTотой 10 кГц. .штат сипгал опрокидывает трггггер 6 г> рл Зрешлет прах<3жден»е нл нхсд синхронизатора 8 импульсон частотой 1 мГц. Сигнал с перв<)га выхода синхронизатора 8 разреша- 1ð ет перезапись содержимого ячейки ЗУ

14 с адресом, который соответствует коду нл выходе счетчика 13, в счетньш блок 9. Сигнал с второго выхода синхронизатора 8 добавляет к содержима fy счетного блока 9 единицу, т.е„ нл »го сумм>грующий вход с логическога б:>ока 10 пос туглет логическая "1" °

Нл ньгхад» элемента 16 сравнения сигнал Отсутс гвует, так как на других его г>ходах с бггока БП 15 установлен код пгслл 2, а предварительное содержимое ячейки ЗУ 14 ранна нулю. С приходом третьего такта триггер 11 остается н исходном состоянии, на его 25

f3f fx<3äå сахр l»ÿåтся уровень логиче"кого "0".

С»гнал с четвертого гзьгходл синхрО низлтарл Я н» г>роходит через элемент

П 44 0<. I л 1 2 УПРлг>лен»Я . СиГTIRJI с Зр

ff)i f <) . > >>ь(.сада си>г;рашг 3» гора 8 через .>;>»м»нт IIIII! 38 Oл< ка 12 упрлвпения раз>)< >(>лет п»резлпггсь сс)Г(ержимого счетного плака 9 в .I«йку ЗУ 14 с адресам, уклзлнш»м c«åтч>ггсаьг 13 (н дан35

» )м случае нулег>ой) .

Cf f i»>>лл с шеста ГО f)f гхадл си ггх1 Они

< пора S увел»чина»т»а единицу со,(»;)жггьгае счетч.гка 13, т. е. Устанлнлинлется следующий адрес БГ1 15 и ЗУ 14.

Я »лшем примере в ЗУ 14 устанавливается адрес ячейкгг, где происходит накап.ген»е числа импульсов для формирования с»гнала члс гатой 2 кГц. ГIри этом fiл вход элемента 16 сравнения

45 пас) уггл»т кад чис»л 5 и процесс понт эр- гся.

Аналогггчньгй процесс происходит при формировании сигналов с частотой (! кГц). При этом bII 15 ныдает кад

50 числ» 10. При переход» к адресу для форм»ран»»»я сигналов частотой f c даполш.тельного выхода БП 15 снимаетсгг сигнал лагическаг а 0 > КОто,3ый подключает нл второй вход элемента

И 35 логич .ского блока 1О триггер 11, 55 находящи гся н састаяш>и логического

<< If

0 . В этом слу«лс добанлени» единицы к содержимому блока 9 не праисх<)дит зьг <>»у«»тся та:гька тагдл, к<>< ), > нл ггред» ду>((< м цикле прог> >ойдс т и< Ii »<)» нлкапл»н»е, сработает э. с м«>ш срлвн< ния» триггер 1 гг»р»йдет н сас таян»» логической 1

При поступлении второго входного

>4мпу>3) са частотой 10 кГц происходит полное накопление в ячейке f, ° Сигнал с выхода элемента 16 сравнения по третьему такту синхронизатора Я аггрокидынает триггер 11, сигнал с выхода которого поступает на вход блока 18 и переписывается в него па четвертому такту. На выходе блока 18 нри поступлении входного импульса 10 кГц появляется выходной сигнал частотой 5 КГц.

Чере 3 элемент ИЛИ 43 и элемент 11 44 блока 12 управления происходит обнуление содержимого счетного блока 9, нл пятом такте начинается смена адре:— са в счетчике 13, Д)гя ячеек Г,г, Й4 а>>алогично формируется вьгхадной сигнал.

Рггссмотрим формирование частоты

f =1 Гц.

При переходе к адресу этой частоты, клк нидно из таблицы, с дополнит»льнаго выхода БП 15 на логичес— кий бпак 10 снимается логический "0".

Эта «значает, что в блоке 10 элемент

И 34 отключен, а подключен элемент

И 35, т.е. в c«ex>If>if блок 9 на такт дабл>>ляется единица тольf;<; .-Л,«ле, если триггер 11 находится н сэ -.-.яни» 1 . Это происходит гальк; при фарм»рова»ни предыдущей члс,оты т.е. сигналом с выхода эле>.effl.i 16 сравнения триггер 11 переходит в состоянг(е "1". Поэтому при формировании в счетное устройство 9 добавляется o.-: родной с>>гнал после фармирог>анин 1 .;IJI)I этих ячеек в БП 15 записывается число 10. До того как это ч»сл< наберется, триггер 11 нл треть<» < и т;<к т е ва з в р аща е т с я н с о с тояние 0

1.с c Jlc тога, к ак н с г е т н ом блоке 9 у с т а г.. о н и т с я чи сл о 1 0, с р л б а ты в ае т эл еме н т 1 6 сравнения, три г г е р 1 1 спракидывает .я в "1", »л нь.»с<)гге БВС 1Я появляется сигнал частатаг> f,--1 Гц.

ПГ)и фармироваг>ии f. ь f д ITp<)flc.ходит аналогичный процесс . Ра"смот— рим <> с)рм>гравлг>ие кадон ацифр 3. к» От-. меток времени. Ячейки Зу 1 i для 1)армирован»я частоты f< — 1/60 ц (1 мин) ян:гяются одновременно ячейками для хране»»я кода оцифрагзки секундных

> етак, После того, как сформируется

14154 37

I 2 частота 1 Гц, триггер 11 переходит в состояние "1". IIn шестому такту синхронизатора 8 и на э гом цикле изменяется содержимое счетчика 13 и в нем устанавливается адрес ячейки для формирования частоты 1/60 Гц.

С дополнительного выхода БП 15 снимается логический "0", т.е. через второй управляющий вход логического блока 10 на его выход подключается выход триггера 11 °

С приходом первого такта в цикле формирования частоты 1/60 Гц в блоке 9 переписывается состояние ячейки

ЗУ 14 (в данном случае оно нулевое), на втором такте происходит добавление единицы в счетный блок 9, на третьем такте — сброс триггера 11, так как на выходе БП 15 код числа 60, на четвертом такте обнуления не происходит, на пятом такте состояние счетного устройства "100000" переписывается в ячейку ЗУ 14. Код числа секунд далее может сниматься на индикацию или любое другое регистрирующее устройство.

Аналогично формируются коды минутных и часовых меток времени.

Для привязки сигналов сетки выходных частот на выходные вентили

46 и 47 блока 18 подается строб-импульс. Таким образом устройство позволяет сформировать любую сетку частот и код оцифровки текущего времени.

Для формирования отметок календарных дат, числа, месяца, года в счетчик 13 сигналами с первого выхода блока 12 управления устанавливают код адреса ячеек ЗУ 14 для хранения значений оцифровки лет. Код может быть набран, например, кнопочными переключателями. С второго выхода блока 12 управления на вход установки счетного блока 9 поступает код установки текущего значения лет.

С четвертого выхода блока 12 управления через элемент ИЛИ 38 от кнопочного переключателя 37 поступает сигнал на вход записи ЗУ 14. Содержимое счетного блока 9 переписывается в соответствуюшие ячейки ЗУ 14. Код с блока 13 поступает также на вход дешифратора 21, сигнал с выхода которо о после нажатия кнопки 36 через элемент И 22 и элемент ЛЛИ 24 поступает на счетный вход триггера 25, D-вход которого соединен с выходом коммутатора 30 и через него с выходом дешиАналогично производится установка ячейки 31 для хранения значения суток. При этом в bII 15 записывают код числа 29. Если в месяце 30 дней, на

50 выходе блока 28 анализа будет "0", если 31 день — "1". Соответственно триггер 25 устанавливается с состояние "0 или 1 . Таким образом на выходе элементов И 19 и 20 устанавли55 г

00 — невисокоснь 0 год, февраль, 10 — високосный год, февраль, 01 — любой год, в месяце 30 дней, 11 — любой год, в месяце 31 день.

45 фратора 29, если текущий год исписа†косный, то на его выходе нулевой потенциал и триггер 25 < стается в сс с— тоянии "0". Если год високосный, т1

H;l выходе дешифратора 29 потенциал логической "1" и григгер 25 переходит в состояние "1".

Далее сигналами с первого вь|хода блока 12 управления в счетчик 1 3 уев танавливают код адреса ячеек ЗУ 14 для хранения оцифровки значения месяцев, Аналогично описанному ранее в счетном блоке 9 устанавливают код значения текущего месяца, который переписывается в соответствующие ячейки

ЗУ 14. При установке адреса месяцев на втором выходе дешифратора 21 появляется сигнал, который при нажатии кнопки 37 через элемент И 23 подается

I на счетный вход второго триггера 26.

Если устанавливают февраль месяц, то срабатывает дешифратор 27, на выходе появляется сигнал "1" и триггер 26 остается в состоянии "1", Если устанавливают адрес любого другого месяца, то на выходе дешифратора 27 появится логический "0" и триггер 26 изменяет свое состояние íà "0 . Сигнал с выхода инверсного плеча этого триггера переводит коммутатор во второе положение и к выходу коммутатора подключается схема четности.

На выход записи блока 15 памяти с третьего выхода блока 12 управления подается код числа, определяющего максимальное количество импульсов, которое может быть накоплено при оцифровке этих временных интервалов, т.е. код числа 12. С девятого выхода блока 12 управления на БП 15 подается сигнал записи, который может быть сформирован, например, вручную от кнопки, 14 г. rj!!031 ус Г;Ikt<)!3K ilgpL-!ca суток 11;l гуммлтс р элементов И 19 и 20 пс)гтуплет

ОД1111 lt 3 У КЛ 3 Л !! НЬ!Х КОДО Н К ОТОРЫ!1 С УМ м 1руется > . кадом числл ?9. Alta>!Or»)Iнс ttpL)tt.313>!;I»Tell устлнавка в ячейки

ЗУ 14 для хранения значения часов, минут, При этом в б 10К памяти записывлк)тся числа 24 и 60 соответственно.

Остлльные ячейки обнуляются, л в блок jð

tI Iмяти эллис ьlваются: В ячейки для хранения секундных меток — кад числа 60, в ячейки для хранения частот кад значения необходимого числа импул).сс)13, которое должен содержать счс т1» jtt L).1ок 9 для получения данной члстоты. Эта зависит от значения вход)loll !лстаты счетнога блока, которая ныбирлс тся из услави)1

ft 7I1 f„ 20 где à — частота с первога выхода

@> делителя 3 частоты; частатл нл входе синхронизл торч 8; и — !игла циклов работы синхро- 25

ltl! злтар;3.

П»с:lс г,(нч;l >111я яр с Д13лр11т ель ной

;ст;1н> н;il 13 L чет п1кс. 13 ocтлетс:я код лл,:l я t: L" к ЗУ 14;!пя хранения

jt1lttt«ltt!j!tt 1н 1 «,>13;3>!Oв времени. Устро;1-30

" т k : :) t: >, I û .", !3 tt L it L; K P Lt L) o T L«.

:lя Га I (»3е .1)д -. j !1oêë 1 управле

»,,»

)н1я tlo iil«1 ся с11гнл:I ПуcK 1.отарый y c тлtl,lti. ttt>,: «т Tpit j i «,) «1.> го . т .?)IH 1е

» >«»

) . Клк О. l ька с ш«с 1 «1 д н >:сода Ола

:с >- 1 2 упрл в:1е)вся пос тупле т с 1!г)!11л, : o1l ь>I 3 л н!» ° t к «Г !. l 1н»ам > л\сл111 е lb 3

-.-тат!,1 сбнуляатся, триггер 5 апраки111..13, тся и с выхода элементл 1 -- 3 фор1р .нлгеля 12 поступает сигнал часто- 40 той f,,,,который в свою очередь опроки 1ь1влет тр 1ггер 6, и сигнллы с второго выхода делителя 2 члстоты частотой >т чеРез эле) ент И 7 пастУплют

«а вых )д 1)армиравлтeля 2 и на вход 46

Ci1» ->, »1)л-;,.)то Ра 8 . 30» Т,l СТРОПСТВЛ В >!Л>С ГП (lOPtttfPO в кия -лс".От, а так-:;е оц!1фравки секу).;1, минут, часов рассмотрена ранее и аналогична рлбате .:1згестнаго уст- яр райствл. 11;ч1;:лбате vcTpo!cTI30 вплоть да фар tltpэ13лния часовых отметок вновь введенные элементы не оказывают влняв;1я нл рабату, па:Ko.tlbKv сигналы прежде всего IlocTyliatoT на входы ввеIlpttItht да1!1:1фрлтаров 21, 27, 29, л

ОНИ ДЕШИфРИРУtt)T КОД C ВЫХОДа СЧЕтЧИКЛ ГОС1Ь ° С Г р11, с Т>1НОВКЕ В НЕМ КадЛ лдре л с так, мс гяцев, лет. П> 3таму

13Л ВХс>дЛХ бЛОКа 17 СУММИраВЛГН1я C выхода элементов И 19 и ?О 11рисутгтвуют логические "0". На вход введенного элемента ИП11 31 также поступают

"0". Рассмотрим работу устройства в части вновь введенньвс блоков, т.е. формирование оцифровки суток, месяцев, лет.

Нос>le оцифровки часов сигнал с последнего выхода синхронизатора 8 переводит счетчик 13 в следующее состояние, соответствующее адресу ячеек памяти суток в ЗУ 14. Код са счетчика 13 поступает на адресные входы Б>П

15 и запоминающего устройства 14, а также на входы дешифраторов 21 и 4 1.

На третьем выходе дешифратора 21, Оявляется сигнал, который открывает элементы И 19 и 20 и на их выходе появляются сигналы, соответствующие состоянию триггеров 25 и 26, т.е. установленному в режиме предварительной установки: "00", "10", "01" или

"11" в зависимости от года и месяца.

Этот кад суммируется с кодом числа 2 с БП 15.

Если при формировании кода часов на выходе счетного блока 9 установится кад менее чем 24, то элемент 16 сравнения не сработает и триггер 11 останется в том же нулевом состоянии, Поэтому при оцифровке суток счетный вход блока 9 оказывается làKðûòûì: элементы И 3? и 35 — сигналам л, ги чеcKol "0" с триггера 11, элемент

И 39 — нулем с дополнительного выхода БП 15. Следовательно, добавление с)ди)111ц)>1 в счетное устройство не происходи г, Если при формировании кода часов на вых яде счетного блока устройства 9 у<.танавнтся код 24, элемент 16 сравнс )н!я срабатывает и триггер 1 управлс)н!я устанавливается в состояние

"1". В),гход счетного блока 9 аткрыБл: тся, Код адреса со счетчика 13 поступает нл вход дешифраторл 21, сигнал с третьего выхода которого открывает элементы И 19 и 20. На их входах установлс >Ht потенциалы, соответствующие первоначальной установке, т.е. соответствующие текущему месяцу, гаду (см. выше). Этот код поступает на вход блока 17 суммирования, где он с.уммируется с кодом числа 29 и результат поступает на элемент 16 сравнения. При этом па первому такту с! 5

1415437 синхрони зат<зрл 8 код из ЗУ 14 и. pe ïttсыззяется в счетнь|й блок 9, Па нт<зраму такту через элемент И 35 происходит добавление единицы в счетный блок 9.

IIo третьему такту, ес зи нет сигналя с элемента 16 сравнения, триггер 11 управления устагзавлива»тся в состояние <О . По четвертому такту элемеttт

И 44 закрыт, па пятому элемент И 32 закрыт, па шестому происходит запись содержимого счетного устройства 9 и в ЗУ 14, по седьмому такту — смена кода н счетчике 13.

Рассмотрим случай, когда на данном 15 цикле происходит оцифровкя последнего

Ltíí текущего месяца, например, в месяце 31 день, т.е. по второму такту в счетном блоке устананлинается код числа 31. Это значит, на выходе эле- р ментов И 19 и 20 код 11, на выходе блока суммирования код числа 32. Значит элемент сравнения не срабатывает и код числа 31 переписывается в ЗУ 14.

Здесь есть отличие от режима оцифров- 25 ки часов, секунд, минут, где в аналогичной ситуации блок 9 обнуляется па четвертому такту, так как оцифровывается не 60 мин, а 00 мин. E сутках же необходимо оцифровать, нлприtt»p, 31-й день (а не 00 дней).

На следуюцем цикле оцифровки суток необходимо перейти от чиспл 31 к чиспу 1 (первый день следующего месяца).

Расс атрим эту ситуацию. По первому такту код числа 31 1зз ЗУ 14 переписывается в счетный блок 9, на втором такте добавляется единица и появляется код 32. Теперь срабатывает элемент 4р

16 сраннеш я, триггер 11 остаетс г в

"1". Па четвертому такту через элементы И 44 и ЛИ 43 счетный блок 9 обнуляется, но по пятому такту через элемент

И 32 дабянляетс» единица. Таким образом, 45 с зстнам блоке устанавливаегся код числа 1. Триггер 11 остается н состоянии "1". Оцифровка месяцев, как и при перехопе от часов к суткам, меняется после того, как в счетном бло- 5р к» 9 наберется максимальное количества суток в данном месяце. На есть некстарое отличие, связанное с те л, кзк указывалось, что оцифровывается .л-л дний день месяца, После установки, например, 31-ro числа триггер 11 не меняет .-.ноего состояния, тлк как не срабатывает элем» <т 16 сраннения.

Поэтому нл цикле оцифровки месяцев каг< меctltt;- Ile te ня< т< я, т. ». руд< т

3 I, ttanptt".»р,

Еаг1гл ня с<з»луl

01.02, Рассмотрим падрабн» рлботу B цик— ле оцифровки месяцев.

Па первому такту сагг»ржимае из

ЗУ 14 пер»пи»шляется н счетный блок 9.

Па второму закту гз него добавляется единица, тлк как триггер 11 н состоянии "1". Па третьему такту, если нет сигнл га с выхода элементл 16 срлвне— ния„триггер 11 упрлнления устлнав IH вгется н состояние 0, Па четвертому такту элемент И 44 закрыт, по пятому элемент И 32 закрыт, по шестому происходит запись содержимого счетного блока 9 в ЗУ 14. Па этому же такту открывается элемент И 23, тлк как на другой его нхад поступает сигнал с второго ньгхода де<пифратсрл 21 (дешифрируется адрес с выходя счетчика 13). С вьгхада элемента И 23 сигнал поступает на счетный вход триггера 26.

Если на выходе счетного устройства установлен код любого месяца, кроме февраля, та на ныхаде дешифратора 27 будет сигнал логического "0, триггер 26 установится в состояние "0", если он был в состоя<лги "1", или подтвердится его нулевое состояние. Пав тенциал с ега инверсного вьгсодл, т ° е.

"1" устанавливает коммутатор 30 в и-е состояние, и на ега выход проходит сигнал с выхода блока 28 анализа, на вход которого также поступает код с выхода счетного блока 9. Этот блок анализирует порядковый номер месяца.

Если в месяце 30 дней, на его вьзходе будет нуль, если 31 день — единица.

Предположим, установлен код месяца, в котором 31 день. Тогда единица с выхода коммутатора 30 поступает на

D-вход триггера 25, который па шестому такту через схе гы 23 и 25 устанавливается н состояние "1". Тогда »а входах элементов kf 19 и 20 устанавливается код 11.

Если на счетном блоке 9 кд;г февраля, то на выходе дешифрлтарл 27 устанавливается единица, триггер 26 также

1415437

18

17 устанавливается в единицу. Нулевой потенциал с его инверсного выхода переводит коммутатор 30 в единичное состояние, т.е. к его выходу подключается выход дешифратора 29, который на следующем цикле анализирует висоУ косный год или нет. А пока на входах элементов И 19 и 20 установлен код 00.

После того, как будет набрано число месяцев в году, т. е. 12, как и при . оцифровке суток элемент 16 сравнения не срабатывает, так как на его вторые входы поступает код числа 13. Так оцифровывается последний месяц в году.

На следующем цикле оцифровки месяцев в счетный блок 9 добавляется единица, на выходе элемента сравнения появляется единичный потенциал, а по 20 третьему такту триггер 11 переходит в состояние "1". По четвертому такту через элементы 43 и 44 счетный блок 9 обнуляется, по пятому такту через открытый элемент И 32 в блок 9 добавля- 25 ется единица, по шестому такту код 01 переписывается в ЗУ 14. Триггер 11 остается в состоянии "1". По седьмому такту в счетчике 13 устанавливается код адреса ячеек оцифровки лет. Этот код поступает на дешифраторы 21 и 4 1.

С первого выхода дешифратора 21 единичный потенциал открывает элемент

И 22. По первому такту синхронизатора 8 содержимое ячеек ЗУ 14 переписывается в счетный блок 9. По второму такту в него добавляется единица. Если с выхода элемента 16 сравнения нет сигнала, триггер 11 устанавливается третьим тактом в "0". Четвертый и пятый такты не проходят, так как закрыты элементы 44, 4.3 и 32. Код с выхода счетного блока 9 поступает на вход дешифратора 29. Если при оцифровке месяцев установлен февраль, триггер 26 остается в нулевом состоянии, а коммутатор — в единичном, т.е. к его выходу подключается выход дешифратора

29, а если год невисокосный, на его выходе присутствует нуль, если високосный — единица. По шестому такт: нуль или единица устанавливаются в триггере 25. Таким образом, если год високосный, на входах элементов 19 и 20 формируется код 01, если невисокосный — 00 ° По седьмому такту содерT Ъ жимое счетчика 13 увеличивается на единицу. Это число дешифрируется дешифратором 41. Сигнал с его выхода через элемент 42 поступ