Цифровой управляемый генератор

Цифровой управляемый генератор

Иллюстрации

Показать все

Реферат

 

Изобретение относится к импульсной технике и предназначено для повышения точности подстройки фазы сигнала управляемого генератора. С этой целью в устройство введены m последовательно соединенных делителей частоты с дробными коэффициентами деления , построенных на основе линии задержки с отводами, мультиплексоров и счетчиков, и блок привязки. Введение новых блоков и функциональных связей ведет к сокращению отводов в линиях задержки и уменьшению таким образом объема оборудования. При этом величина дискрета подстройки, ранее определяющаяся величиной дискрета задержки , уменьшается до разности величин дискретов задержки линий, входящих в состав делителей частоты с дробными коэффициентами делений. 2 з.п. ф-лы, 3 ил. с б

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН

А1 (191 01) 1511 4 Н 04 L 7/02

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ

И д BTOPCHOMV СВИДЕТЕЛЬСТВУ (21) 4180384/24-21 (22) 13.01.87 (46) 07.08.88. Бюл. У 29 (71) Минский радиотехнический институт (72) С.А.Ганкевич (53) 621.394.662(088.8) (56) Авторское свидетельство СССР

У 644044, кл. Н 04 Ь 7/02, 1975. (54) ЦИФРОВОЙ УПРАВЛЯЕМЫЙ ГЕНЕРАТОР (57) Изобретение относится к импульсной технике и предназначено для повышения точности подстройки фазы сигнала управляемого генератора. С этой целью в устройство введены m последовательно соединенных делителей частоты с дробными коэффициентами деления, построенных на основе линии sapepax с отводами, мультиплексоров и счетчиков, и блок привязки. Введение новых блоков и функциональных связей ведет к сокращению отводов в линиях задержки и уменьшению таким образом объема оборудования, При этом величина дискрета подстройки, ранее определяющаяся величиной дискрета задержки, уменьшается до разности величин дискретов задержки линий, входящих в состав делителей частоты с дробными коэффициентами делений.

2 з.п. ф-лы, 3 ил.

1415 « <8

Изобретенис ол <осит<.я к имг. льсной технике н может быть использовано для построения устройств синхронизации с дискретным управлением.

Цель изобретения — повышение точности подстройки фазы выходного сигнала цифрового управляем го генератора.

На фиг. 1 представлена функциональная схема цифрового управляемого генератора; на фиг.2 и 3 — временные диаграммы его функционирования.

Цифровой управляемый генератор (фиг. 1) состоит из задающего генератора 1 импульсов, управляемого делителя 2 частоты с дробным коэффициентом деления, делителя 3 частоты с дробным коэффициентом деления, линии 4 задержки с отводами, мультиплексора 5, элемента 6 задержки, блока 7 управления и блока 8 привязки.

Управляемый делитель 2 частоты с дробным коэффициентом деления (управляемый ДДКД 2) состоит из линии 9 за-25 держки с отводами, мультиплексора 10, элемента 11 задержки, блока 12 добавления — исключения импульсов и счетчика 13 импульсов.

Делитель 3 частоты с дробным коэф- 30 фициентом деления (ДДКД 3) состоит иэ линии 14 задержки с отводами, мультиплексора 15, элемента 16 задержки, счетчика 17 импульсов. Задающий ге; ератор 1 импульсов, управляемый ДДКД

2, ДДКД 3, линия 4 задержки, мультиплексор 5, элемент 6 задержки, блок

8 привязки и блок 7 управления соединены последовательно. Вход и отводы линии 4 задержки подключены к сиг- 4р нальным входам мультиплексора 5, а выходы блока 7 управления — к управляющим входам мультиплексора 5.

Вход, выход и отводы линии 9 задержки подключены к сигнальным вхо- 45 дам мультиплексора 10, а его выход через последовательно соединенные элемент 11 задержки и блок 12 добавления — исключения импульсов подключен к счетному входу счетчика 13, выходы разрядов которого соединены с управляющими входами мультиплексора 10„

Вход линии 9 задержки с отводами является входом управляемого ДДКД 2, а выход мультиплексора 10 — егс выхо55 дом. Выход мультиплексора 10 и выход элемента 11 задержки подключены с<>ответственно к первому и второму <:игнальным входам блока 8 привязки, первый и второй выходы сигналов состояния б:<окл 12 добавления — исключения импульсов и< дключены к двум входам формирования сигналов разрешения и заьретл блока Я привязки, лвл попарно объединенные управляющие входы блока

12 добавления — исключения и блока 7 упрлв:!< ния соединены с первым и вторым в<с одами блока 8 привязки, третий выход которого соединен с входом выборки блока 7.

Вход, выход н отводы линии 14 задержки ДДКД 3 подключены к снгнальным входам мультиплексора 15, а его вьгход через элемент 16 задержки соединен с входом счетчика 17 импульсов, выходы разрядов которого подключены к управляющим входлм мультиплексора 15 и входам формирован< я сигналов разрешения и запрета блока 8 приг<язки. Вход линии 14 задержки с отводами является входом ДДКД 3, выход мультиплексора

15, являющийся выходом ДДКД 3, подключен к третьему сигнальному входу блока 8 привязки и входам линии 4 задержки и мультиплексора 5, четвертый сигнальный вход блока 8 привязки соединен с выходом элемента Ь задержки, а два внешние входа блока 8 привязки являются управляющими входами цифрового управляемого генератора. Выход мультиплексора 5 подключен к входу элемента 6 задержки и является выходом цифрового управляемого генератора.

Задающий генерлгор 1 состои из кварцевого генерагора 18 и формирователя 19 импульсов. Блок 7 управления состоит из RS-триггеров 20 и 21, элементов И-HE 22 и 23 и реверсивного счетчика 24 импульсов. Блок 8 привязки состоит из трех схем 25 — 27 привязки.

Схема 25 привязки состоит из двух

R8-триггеров 28 и 29, элемента И-НЕ

30, элемента И 3 1, счетчика 32 импульсов с дешифратором 33 (элемент И) состояния, элементов И 34 и 35, элемента И†HE 36, элеме<гга 37 задержки и инвертора 38. Схема 26 привязки состоит из элемен<л И-HE 39, осуществляющего формн<:оллние управляющего сигнала (сигналов рл решения и зайрета), элемента И-HH - 0 и RS-TðHããåpa 41. Схема 27 пр <вп. кн состоит из элемента И-HE ", К".-!р»ггерл 43, депифратора ии сое,< яння, формирующего сигнал запрет

141544 инвертора 46. Элемент 47 задержки осуществляет задержку сигнала установки триггеров 41, 43, 20 и 21. Блок добавления — исключения импульсов

5 состоит из двух RS-триггеров 48 и 49, элемента И-НЕ 50, D-триггера 51, элементов И-HE 52 — 54, элемента 55 задержки и инвертора 56. С помощьо блока 12 добавления — исключения импульсов производится подстройка фазы выходного сигнала управляемого ДДКД 2.

Цифровой генератор функционирует следующим образом.

Делители с дробными коэффициента- 15 ми деления — управляемый ДДКД 2 и

ДДКД 3 - делят частоту генератора в соответствии с выражением

4 от состояния счетчика 13 импульсов, с помощью которого формируется управляющий код для мультиплексора 10, один из отводов линии 9 задержки, вход или выход, коммутируется на выход мультиплексора 1G. Выходной сигнал последнего через элемент 11 задержки и блок 12 добавления — исключения импульсов поступает на вход счетчика 13 импульсов и увеличивает

Ъа единицу его содержимое. В результате на выход мультиплексора 10 коммутируется соседний отвод линии 9 задержки, и задержка выходного сигнала мультиплексора 10 увеличивается вг

HB дискрет подстройки, равный †вЂ, и, TTI

k -1 Г 1,"1 ЕЫ»

20 где t u t — период сигнала за Г вы дающего генератора и выходного сигнала;

m — число, зависящее от

25 количества делителей с дробным коэффициентом деления.

Изменение фазы задающего генератора на величину дискрета, равного

2Я/k%1, приводит к изменению фазы выходного сигнала на величину

/1 Ф1 выл — -выл- (2) 35

Выходной сигнал мультиплексора 15 подается на вход линии 4 задержки, выходы которой коммутируются на вЫход цифрового управляемого генератора с

45 помощью мультиплексора 5, управляемого кодом, формируемым в блоке 7 управления. При отсутствии управляющих импульсов значение управляющего кода не меняется, и один из выходов ли50 нии 4 задержки остается постоянно подключенным с помощью мультиплексора 5 к выходу.

Коррекция фазы выходного сигнала произвоДится под воздействием импуль55 сов управления, поступающих на вход блока 8 привязки, в котором производится "привязка" управляющих импульсов к выходным импульсам управляемого ДДКД 2, задержанным элементом 11 а одновременное изменение фазы вы/ ходного сигнала на величину 2 /k 1 с противоположным знаком приводит к суммарному изменению временного положения импульсов в выходной последовательности на величину

- г ы»

igt=+—

k (k+1) (3) т.е. на величину, равную i 2и/k (k+1).

В рассматриваемом устройстве m=2, при этом соотношение периодов и t на выходах генератора 1, деливех телей 2 и 3 имеет вид

t ktì /(k-1); t „=kt, /(k+1), 4 а дцскрет линий 9, 14 и 4 задержки соответственно составляет t„ /k-1;

/k+1 t /k-1, Число дискретов вс вы. для линий 9, 14 и 4 задержки соответственно составляет (k-2); k; (k-2).

Импульсная последовательность частоты задающего генератора 1 с выхода формирователя 19 импульсов поступает на вход линии 9 задержки управляемого ДД1(Д 2. В зависимости следовательно, период выходного сигнала увеличивается на дискрст под— стройки и составляет

1ъг ktsr

t +--3r k1

В следующем периоде процесс повторяется. Формирование сигнала частоты f в ДДКД 3 отличается лишь тем, вык что управляющий код на входы мультиплексора 15 подается с инверсных выходов разрядов счетчика 17 импульсов.

При э1ом каждый импульс, поступающий через элемент 16 задержки на вход счетчика 17 импульсов, уменьшает на единицу значение управляющего кода, и задержка выходного импульса мультиплексора 15 в каждом периоде уменьшается на дискрет подстройки, равный

/(k+1). Период выходного сигнала, вс следовательно, равен

tee /(® 1) в /(® 1) выx ° ъ

15448 при этом очередной импульс на выходе

50 и вся последовательность смещаются в сторону опережения на дискрет под55

5 14 в задержки, и послс. (овательная ч;л— вязка" сформированных в блоке Ы управляющих импульсов к выходным импульсам ЛДЕД 3 и мультиплексора 5.

Последовательная привязка необходима для определения момента коррекции временного положения выходных импульсов в линии 4 задержки и мультиплексоре 5, чтобы обеспечить коррекцию одного и того же импульса в управляемом ДДКД 2 и на выходе.

При коррекции фазы выходного сигнала управляемого ДДКД 2 на опережение очередной импульс выходного сигнала не проходит на вход счетчика 12, и код последнего не изменяется. При коррекции фазы выходного сигнала на отставание очередной импульс поступает непосредственно на вход второго разряда счетчика, что соответствует записи в счетчик 12 импульсов двух импульсов. В соответствии с изложенным алгоритмом с помощью линии 4 задержки, мультиплексора 5 и блока 7 на выходе производится коррекция фазы того же импульса, что и в управляемом

ДДКД 2, но с противоположным знаком.

Элементы 6 и 11 задержки предназначены для предотвращения подачи на выход мультиплексоров 5 и 10 в течение периода входного сигнала двух импульсов с двух соседних отводов линий 9 и 4 задержки при кЬррекции фаз входных сигналов на отставание. Элемент 16 задержки предотвращает коммутацию выходов линии 14 задержки в момент присутствия сигнала на выходе мультиплексора 15.

Процесс коррекции фазы происходит следующим образом.

Импульсы управления на S-входы триггеров 28 и 29 схемы 25 привязки блока 8 могут поступать в произвольные моменты времени, имеют отрицательную полярность и при коррекции фазы выходного сигнала ДДКД 2 íà опережение поступают на вход триггера 28, а при коррекции на отставание — на вход триггера 29. Импульс коррекции фазы на опережение перебрасывает RSтриггер 28 в состояние "1", следствием чего является подача высокого разрешающего потенциала на вход элементов И 35 и 31. В результате этого открывается вход счетчика 32 импульсов для импульсов, поступающих с выхода управляемого ДДКД 2. Необходимость в счетчике 32 импульсов обус5

45 лонлена случайностью момента поступления импульса коррекции и, следовательно, возможностью сбоя за счет дробления «а входе элемента И 31 стробирующего импульса с выхода управляемого, ЦКД 2 положительным перепадом разрешающего потенциала на втором входе элемента И 31. Счетчик 32 импульсов, формируя на выходе необходимой длительности импульс, позволяет повысить надежность работы.

Для осуществления "привязки" импульсов управления к выходному импульсу управляемого ДДКД 2 с неискаженным срезом достаточно использовать счетчик 32 импульсов с коэффициентом пересчета, равным трем, с дешифратором 33, настроенным на двоичный код числа "2". Схема в этом случае осуществляет привязку к срезу второго импульса, поступающего на вход счетчика

32„ если счетчик 32 импульсов меняет свое состояние по отрицательному перепаду (срезу) входного импульса. Формирование импульса необходимой длительности на выходе дешифратора 33 осуществляется выбором величины задержки элемента 37. Импульс с выхода дешифратора 33 через открытый элемент И 35 поступает на входы триггеров 49 и 21 и переводит их в состояние "1". Этот же импульс через элемент И-НЕ 36, выполняющий функцию ИЛИ по "нулям", и элемент 37 задержки восстанавливает нулевое состояние счетчика 32 и, пройдя через инвертор 38, переводит триггер 28 в нулевое состояние. При этом на входы элементов

И 11 и 35 подается сигнал запрета.

Низким уровнем напряжения с инверсного выхода триггера 49 закрываются входы элементов И-НЕ 50 и 53, в результате чего очередной импульс с выхода мультиплексора 10 не проходит на вход счетчика 13 и счетного триггера 51, формирующего младший разряд управляющего кода мультиплексора 10 ° Управляющий код мультиплексора не изменяется, стройки. Установка в первоначальное состояние триггера 49 производится задержанным на элементе 55 и инвертированным элементом 56 импульсом. Элементы 55, 56 и 48 (49) задерживают инну:и с на его длитель нос ть .

141

Для гcущеc TB. åíèÿ коррекции фазы

II0cледовательности на выходе устройства, с помощью линии 4 задержки, мультиплексора 5 и блока 7 необходимо определитb момент поступления на вход лини задержки импульсной последовательности, коррекция фазы которой произведена в управляемом ДДКД 2.

Определение этого момента обеспечивается с помощью схем 26 и 27 привязки.

В результате переброса триггера 49 в состояние "1" импульсом управления с элемента 11- IE 39, выполняющего функцию ИЛИ по "нулям", на вход элемента И-НЕ 40 подается разрешение, и последним импульсом с нескорректированным значением фазы с выхода управляемого ДЦКД 2 RS-триггер 41 перев водится в положение " 1". С выхода триггера 41 на элемент И-НЕ 42 подается разрешение, и последний импульс с нескорректированной фазой с выхода

Д..1КД 3 через элемент И-НЕ 42 перебрасывает триггер 43 в состояние "1", в результате чего на вход элемента

И-НЕ 45 подается разрешение. Последний импульс с нескорректированной фазой в выходной последовательности через элемент И-ИЕ 45, инвертор 46 и элемент И-НЕ 23 поступает на вход счетчика 24 импульсов и изменяет его состояние на единицу. Поц действием нового значения управляющего кода производится переключение отводов линии 5 задержки. Величина задержки выходных имеульсов увеличивается на дискрет и, начиная со следующего импульса, выходная последовательность изменяет фазу на величину дискрета подстройки. Задержанный элементом 47 импульс с выхода элемента И-НЕ 45 устанавливает триггеры 21, 41 и 43 в исходное состояние.

Разрешение на второй вход элемента И-НЕ 45 подается с дешифратора 44 состояния счетчика 17 импульсов. Дешифратор 44, выполненный на элементе

И-НЕ, с числом входов, равным разрядности управляющего кода, выделяет минимальное значение управляющего кода, при котором вход линии 14 задержки коммутируется непосредственно на выход мультиплексора 15 и низким уровнем напряжения на своем выходе закрывает вход элемента И-НЕ 45, что обеспечивает запрет привязки выходного импульса цифрового управляемого генератора к выходному импульсу мультиплексора 15, прошедшему на выход

5448

8 непосредственно с входа линии 14 задержки .

Временные диаграммы (фиг. 2) иллюстрируют процесс коррекции фазы выходного сигнала в цифровом управляемом генераторе.

При коррекции фазы выходного сигнала на опережение фаза сигнала эа10 дающего генератора с помощью ДДКД 2 корректируется на отставание (фиг.2), при этом положение импульса (фиг.2а) г изменяется на величину - - и соответk-1 стнует моменту tI, что приводит к изменению временного положения вспомогательного сигнала на вьмоде управляемого ДДК1 2 (фиг. 2б) и вьмодного сигнала (фиг. 2г). Следующий импульс

20 задающего генератора формируется в момент t, вспомогательного сигнала в момент t>, а Вьмодного сигнала — в момент t4. Одновременная коррекция временного положения (фазы) выходного сигнала на опережение на величину

t Еbli приводит к тому, что очередной

k-1 импульс выходного сигнала занимает положение t . Таким образом, коррекЗ0 ция фазы выходного сигнала на опере2 жение составляет величину — -- — — .

k7(k 1)

При коррекции фазы выходного сигнала на отставание (фиг. За — в ) фаза сигнала задающего генератора в управляемом ДДКД 2 корректируется на опережение, а фаза вьмодного сигнала — на отставание.

Предлагаемый цифровой управляемый

40 генератор по сравнению с известным позволяет значительно повысить точность подстройки фазы выходного сигнала бее увеличения объема оборудования.

45 формула изобретения

1. Цифровой управляемый генератор, содержащий задающий генератор импульсов, линию задержки с отводами, мультиплексор, элемент задержки и блок

0 управления, выходы которого подключены к управляющим входам мультиплексора, сигнальные входы которого соединены с входом, выходом и отводами линии задержки, а выход мультиплексора

55 пОдключен к ВьмОду цифрОВОГО управ ляемого генератора, о т л и ч а ю— шийся тем, что, с целью повышения точности подстройки фазы выходного сигнала, в него Введены повледова9 141 "4 тельно соединенные управляемыи делитель частоты с дробным коэффициентом деления и ш делителей частоты с дробным коэффициентом деления, а также

5 блок привязки, выход задающего генератора импульсов подключен к счетному

Входу управляемого делителя частоты с дробным коэффициентом деления, первый и второй выходы которого подключены соответственно к первому и второму сигнальным входам блока привязки, последующие сигнальные входы которого подключены к выходам делителей частоты с дробными коэффициентами деления и к выходу элемента задержки, подключенного к выходу мультиплексора, входы формирования сигналов разрешения и запрета блока привязки подключены к третьему и четвертому выхо- Zp дам управляемого делителя частоты с дробным коэффициентом деления и дополнительным выходам ш-го делителя частоты с дробным коэффициентом деления, основной выход которого подклю- 25 чен к входу линии задержки с отводами, первый и второй выходы блока привязки. соединены соответственно с перввеа и вторым управляющими входами управляемого делителя частоты с дроб- Зр ным коэффициентом деления и параллельно — с первым и вторым управляющиии входами блока управления соответственно, третий выход блока привязки соединен с входом выборки блока Э управления, управляющие входы блока привязки являются управляющими входами цифрового управляемого генератора.

2. Генератор по п. 1, о т л и— ч а ю шийся тем, что управляе- 4р мый делитель частоты с дробным коэффициентом деления содержит линию задержки с отводами, мультиплексор, элемент задержки, блок добавленияисключения импульсов и счетчик им- 4> пульсов, счетный вход которого подключен к первому выходу блока добав48 ления-исключения импульсов, второй выход которого подключеН к первому управляющему входу мультиплексора, выход которого подключен к элементу задержки и является первым выходом управляемого делителя частоты с дробным коэффициентом деления, счетный вход которого подключен к входу линии задержки с отводами, вход, выход и отводы которой подключены к сигнальным входам мультиплексора, остальные управляющие входы которого подключены к выходам разрядов счетчика импульсов, первый и второй входы блока добавления-исключения импульсов подключены к управляющим входам управляемого делителя частоты с дробным коэффициентом деления, третий и четвертый выходы которого подключены соответственно к третьему и четвертому выходам блока добавления-исключения импульсов, вход которого подключен к выходу элемента задержки н является вторым выходом управляемого делителя частоты с дробным коэффициентом деления.

3. Генератор по п, 1, о т л и— ч а ю шийся тем, что каждый из делителей частоты с дробным коэффициентом деления содержит линию задержки с отводами, мультиплексор, элемент задержки и счетчик импульсов, выходы разрядов которого подключены к управляющим входам мультиплексора и дополнительным выходам делителя частоты с дробным коэффициентом деления, вход которого подключен к входу линии задержки с отводами, вход, выход и от-. воды которой подключены к сигнальным входам мультиплексора, выход которого является основным выходом делцтеля с дробным коэффициентом деления и подключен к входу элемента задержки, выход которого подключен к счетному входу счетчика импульсов.

1 i 1 S4л8

14 ) 5448 г—

Составитель А.Перфильев

Редактор Н. Яцола Техред Л. Олийнык Корректор С.Черни

Закаэ 3888/56

Производственно-полиграфическое предприятие, г. Ymrnpnn, y >. Проект а оектная 4

Фб

Тирах 660 Подписное

ВПИИПИ Государственного комитета СССР по делам изобретений и открытий

jl3035, Москва, Ж-35, Раушская наб., д. 4/5