Устройство для определения объема выборки параметров контроля

Устройство для определения объема выборки параметров контроля

Иллюстрации

Показать все

Реферат

 

Изобретение относится к вычислительной технике и может быть использовано при определении эксплуатационно-технических характеристик сложных технических систем, например для определения количества параметров контроля технического состояния таких систем. Цель изобретения - расширение функциональных возможностей устройства путем определения минимального объема параметров контроля технической системы с суммарной методической вероятностью, равной единице . Сущность изобретения состоит в аппаратурном решении задачи определения минимального объема параметров контроля при помощи моделирования ориентированного графа структуры технического объекта и анализа матриц достижимости вершин графа. 5 ил. с (Л

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК (ц 4 С 06 F 15/46

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н А ВТОРСНОМУ СВИДЕТЕЛЬСТВУ

« (ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 4129344/24-24 (22) 04.10.86 (46) 15.08.88. Бюл. Р 30 (72) Е.И.Бороденко, В.Е.Назаренко, В.В.Трубицын, В.Н.Романюк и В.Я.Жорник (53) 681. 396 (088.8) (56) Авторское свидетельство СССР

У 1115023, кл. G 06 F 15/46, 1984.

Авторское свидетельство СССР

В 117<4937, кл. G 06 F 15/20, 1985. (54) УСТРОЙСТВО ДЛЯ ОПРЕДЕЛЕНИЯ ОБЪЕМА ВЫБОРКИ ПАРАМЕТРОВ КОНТРОЛЯ (57) Изобретение относится к вычислительной технике и может быть использовано-при определении эксплуата„„80„„1416979 А 1 ционно-технических характеристик сложных технических систем, например для определения количества параметров контроля технического состояния таких систем. Цель изобретения - расширение функциональных возможностей устройства путем определения минимального объема параметров контроля технической системы с суммарной методической вероятностью, равной единице. Сущность изобретения состои в аппаратурном решении задачи определения минимального объема параметров контроля при помощи моделирования ориентированного графа структуры технического объекта и анализа матриц достижимости вершин графа. 5 ил.

1416979

Изобретение относится к вычислительной технике и может быть использовано при определении эксплуатационно-технических характеристик слож5 ных технических систем, например для определения количества параметров контроля технического состояния таких систем.

Целью изобретения является расширение функциональных возможностей за счет определения минимального объема параметров контроля технической системы с суммарной методической вероятностью, равной единице. 15

Сущность изобретения состоит в том, что для определения минимальной совокупности контролируемых параметров техническая система представляется в виде ориентированного графа. По функциональной модели объекта контроля строится граф G(X,А). Все дуги имеют направления, соответствующие функциональным связям в объекте контроля, нумерация вершин совпадает с 25 нумерацией элементов функциональной модели. Решение задачи определения минимального объема контролируемых параметров проводится на основе структурного анализа графоаналитической 30 модели объекта контроля. Граф С(Х,А) представляется в виде матрицы смежности: если в G существует дуга а;; .; (Х;Х;)

О, в противном случае.

На основе матрицы смежности форми-руется Матрица достижимости R(V " ):

V1<

11

1, если вершина Х достижима из Х

4G

L0, в противном случае.

Множество вершин R (Х;),графа

G(X,À), достижимых из заданной вершины Х;, определяется следующим выражением: 45

R(X;) = Х 311Г (Х()11Г (X;)U...UI (X;), где Г (Х;) — множество вершин, достижимых из вершины Х: при

1 использовании пути длины 1, 50

Р— некоторое конечное число, (i j = 1 n), п-число вершин графа.

Следующий этап минимизации — анализ матрицы смежности по строкам: определяются строки, содержащие либо только одну единицу, либо не содержащие единиц, что соответствует обязательной совокупности функциональных элементов, на выходе которых необходимо контролировать выходные сигналы.

На следующем этапе минимизации определяется дополнительная совокупность функциональных элементов, после которых необходимо контролировать выходные сигналы с целью исключения неразличных состояний. Для этого попарно сравниваются строки модернизированной матрицы достижимости. Модернизированная матрица достижимости получается путем исключения столбцов матрицы достижимости, номера которых соответствуют элементам, которые не вошли в обязательную совокупность функциональных элементов, после которых необходимо контролировать выходные сигналы.

Совпадение хотя бы двух одинаковых строк модернизированной матрицы достижимости соответствует неразличимости состояний объекта контроля по соответствующим элементам. При этом в дополнительную совокупность функциональных элементов, после которых необходимо контролировать выходные сигналы, включаются те из элементов, состояние которых неразличимы, которые не были включены в обязательную совокупность функциональных элементов, после которых необходимо контролировать выходные сигналы.

Таким образом минимальная совокупность контролируемых параметров определяется объединением обязательной и дополнительной совокупности функцио- . нальных элементов, после которых необходймо контролировать выходные сигналы.

На фиг.1 представлена функциональная схема устройства,: на фиг.2 — пример функциональной модели объекта контроля; на фиг.3 — граф G(X,А); на фиг.4 — матрица смежности А; на фиг.5 — матрица достижимости R и модернизированная матрица R.

Устройство содержит вход 1 пуска устройства, вход 2 установки в исходное состояние, генератор 3 тактовых импульсов, первый 4 и второй 5 элементы И, первый 6 и второй 7 элементы ИЛИ, третьи элементы И 8„-8„, третий элемент ИЛИ 9, триггер 10, третий 11, первый 12 и второй 13 счетчики, третий 14, первый 15 и второй 16 дешифраторы, четвертыи элемент ИЛИ

17,.четвертый 18 и пятый 19 счетчики

Э первый блок 20 сравнения, сумматор

1416979

45

55

21, первый элемент ИЛИ-НЕ 22, матрицу четвертых 23„,-23 „ и пятый 24 эпементы И, поле 25 набора графа функциональной модели объекта контроля, элементы 26 -26 односторонней прово(М димости, шестые элементы И 27 -27„, второй блок 28 сравнения, седьмые элементы И 29 -29„, второй элемент

ИЛИ-НЕ 30, восьмой 31 и девятый 32 элемент И, регистры 33, -33„ блоки

34„ -34 коммутации, состоящие из десятых 35,„ -35„„ и одиннадцатых 36 „—

36„ элементов И, сумматоры 37„ -37„ по модулю два, третий элемент ИЛИ-НЕ

38, двенадцатый 39 и тринадцатые 40,—

40„ элементы И, (п+1)-й регистр 41, четырнадцатые элементы И 42,-42„ и элементы 43, -43„ индикации (k — параметр структуры графа, соответствующий количеству его связанных вершин) .

Устройство работает следующим образом.

На поле 25 в соответствии с топологией графа, представляющего модель системы, предназначенной для контроля, включают элементы 26 в проводящем направлении .между i-й строкой и j ì столбцом при наличии связи между со( ответствующими вершинами графа. На первом цикле работы устройства определяется связность моделируемого гра. фа путем определения матрицы достижимости. Путем подачи импульса на вход 2 регистры 41 и 331-33 устанавливаются в нулевое состояние, счетчик 11 — в состояние "1". Этот же импульс через элементы 7 и 9 устанавливает счетчики 12 и 13 в состояние

"1". На первых выходах дешифраторов

14, 15 и 16 появляется сигнал.

Сигнал с первого выхода дешифратора 14 открывает элементы 81-8 „ и 27, -27„ и разрешает запись в регистры 33,-33>. Сигнал с первого выхода дешифратора 15 поступает на первый вход элемента 271, с выхода которого проходит на первый столбец поля 25, на первую строку поля 25 и на первые входы первого столбца матрицы элементов 23 -23 „, подключая выходы столбцов наборного поля к соответствующим входам регистра 33,. Сигнал с— выхода первого столбца записывается в первый разряд регистра 33 1. В соответствии с включением элементов 26 в первую строку поля 25 сигналы записываются в соответствующие разряды регистра 33 . Эти же сигналы подаются на первые входы одноименных элементов 8 -Я . В соответствии с вклюс чением элементов 26 они записываются в соответствующие разряды регистра

33 . Таким образом, в регистре 33 будет записана информация о вершинах моделируемого графа, достижимых из первой вершины.

Для дальнейшей работы устройства импульс подается на вход 1 устройства. По этому сигналу триггер 10 устанавливается в единичное состояние, сигнал с выхода триггера 10 отпирает элемент 4 и подключает генератор 3 к первым входам элементов 5 и 24.

Первый импульс от генератора 3 через открытый элемент 5 поступает на первый вход элемента 6, с выхода которого записывается в счетчик 12. Появляется сигнал на втором выходе дешифратора 15. Он подается на первый вход элемента 27, вторую строку наборного поля 25 и второй столбец 23,—

23 „ матрицы. В регистр 33 записывается информация о достижимости веригин из второй вершины моделируемого графа. Далее на первом цикле устройство работает аналогично.

При поступлении и-го импульса на счетчик 12 сигнал появляется на (n+1)-м выходе дешифратора 15 и на выходе переполнения счетчика 18. Этот сигнал через элемент 7 устанавливает счетчик 12 в единичное состояние и записывается в счетчик 11. Начинается второй цикл работы устройства.

На втором выходе дешифратора 14 появляется сигнал,. который через элемент 17 открывает элемент 5. Сигнал с второго выхода дешифратора 14 открыв ае т элемент 32, подключая выход блока 20 к вторым входам элементов

40„ -40Ä. Отсутствие сигнала на первом выходе дешифратора t4 отключает столбцы поля 25 от выходов дешифра- . тора 15, а также столбцы наборного поля от строк поля 25 и запрещает запись в регистры 33„-33„. Сигнал с первого выхода дешифратора 15 посту- пает на первую строку поля 25. В соответствии с топологией графа на входы сумматора 21 подаются сигналы, соответствующие количеству дуг, выходящих из первой вершины. На выходе сумматора 21 формируется в двоичном параллельном коде число, соответствующее числу выходящих из первой вершины дуг. Сигналы с выхода сумматора, 1416979

5 I0

ЗБ

50

55 кроме младшего разряда, поступают на входы элемента 22. Если из первой вершины моделируемого графа не выходит ни одной дуги или выходит только одна, то на выходе младшего разряда сумматора 21 присутствует "1" или

"0", а на всех остальных выходах—

"0". В этом случае на выходе элемента 22 формируется сигнал, который через открытый элемент 32 поступает на .вторые входы элементов 40 -40„ и открывает их. Сигнал с первого выхода дешифратора 15 поступает на первый вход элемента 40, и записывается в первый разряд регистра 41, что соответствует включению первого функционального элемента контролируемой системы в обязательную совокупность контролируемых параметров.

При записи очередного импульса от генератора 3 на счетчик 12 на втором выходе дешифратора 15 появляется сигнал, который поступает на вторую строку поля 25 и на первый вход элемента 40 . Если во .вторую строку набарного поля включены не более одного выпрямительного диода 26, на выходе блока 20 формируется сигнал, который разрешает запись единицы во второй разряд регистра 41. Далее на втором цикле .устройство работает аналогично. При появлении сигнала на (n+1)-м выходе дешифратора 15.формируется сигнал на управляющем выходе переполнения счетчика 18, который записывается в счетчик 11 и через элемент 7 устанавливает счетчик 12 в

"1". Это соответствует завершению второго цикла работы устройства и началу третьего, на котором определяется дополнительная совокупность контролируемых параметров с целью исключения неразличимых состояний объекта контроля.

На третьем цикле работы устройства на третьем выходе дешифратора 14 появляется сигнал, который открывает элемент 24, подключая счетчик 13 к выходу элемента 4, Сигнал с третьего выхода дешифратора 14 поступает также на второй вход элемента 31, подключая выход элемента 30 к первому входу элемента 39. Счетчик 13 установлен в состояние "1", на первых выходах дешифраторов 15 и 16 присутствуют сигналы, которые поступают на первые и вторые входы элементов 29,-29„ и на первые входы элементов 35,„ -35„„, 36 „ -36„„ блока 34„ соответственно.

Сигнал с выхода элемента 29„ поступает на первый вход элемента 30, на— выходе которого устанавливается низкий потенциал и закрывает элементы

31 и 34, запрещая запись в регистр

41. Таким образом исключается возможность изменения содержимого регистра

41 при сравнении строки модернизированной матрицы достижимости R самой с собой. Очередной тактовый импульс через элементы 4 и 24 записывается в счетчик 13, на втором выходе дешифратора 16 появляется сигнал, который поступает на второй вход элемента 29 и на первые входы элементов

361> -36 „ блока 34 .

На вторые входы элементов И каждого блока 34 -34„ поступает информация из соответствующих разрядов регистра 41. На первые и вторые входы соответствующих сумматоров 37,-37> поступают элементы соответственно первой и второй строки модернизированной матрицы достижимости R. Если хотя бы в одном из столбцов модернизированной матрицы R элементы первой и второй строк не совпадают, то на выходе элемента 38 устанавливается нулевой потенциал, который поступает на второй вход элемента 39, нулевой сигнал с выхода которого подается на вторые входы элементов 40Ä-40> и не разрешает запись в регистр 41. Если же во всех столбцах модернизированной матрицы R элементы, первой и второй строк совпадают, то первый столбец матрицы достикимости R включа-. ется в модернизированную матрицу R, при этом на выходе элемента 38 появляется сигнал, который открывает элемент 39, сигнал с выхода которого открывает элементы 40„-40>. Производится запись в первый разряд регистра

41: если в первом разряде регистра 41 была записана единица, то информация в нем не изменяется. Далее устройство работает аналогичным образом.

При появлении сигнала на (и+1)-м выходе дешифратора 16 на выходе пере- полнения счетчика 19 появляется сигнал, который через элемент 9 устанавливает счетчик 13 в состояние "1", а через элемент 6 увеличивает содер>кимое счетчика 12 на единицу, при этом на втором выходе дешифратора 15 появляется сигнал,, который поступает

1416979 на первый вход элемента 29 и на пер-. вые входы элементов 35 -35 „ блока

34 . Сигнал с первого выхода дешифратора 16 поступает на первые входы элементов 36 „ -36 блока 341 и на

1и второй вход элемента 29 . Далее происходит поочередное сравнение второй строки модернизированной матрицы достижимости R co всеми строками этой 10 матрицы.

1.При появлении сигнала на (пФ1)-м выходе дешифратора 15 появляется сигнал на выходе переполнения счетчика

18, который через элемент 7 устанавливает счетчик 12 в состояние "1" и увеличивает содержимое счетчика 11.

На четвертом выходе дешифратора 14 появляется сигнал, поступающий на 20 вход установки в "0" триггера 10, нулевой сигнал с выхода которого запирает элемент 4 и отключает генератор

3 от устройства. Кроме того, сигнал с четвертого выхода дешифратора 14 поступает на вторые входы элементов

42, †.42, на первые входы которых поступает информация с выходов регистра

41. Включаются соответствующие элеMBHTbf 43, что указывает на включение соответствующего параметра в минимальный объем параметров контроля технического состояния.

Фор мул а из о б р е т е н ия

Устройство для определения объема выборки параметров контроля, содержащее генератор тактовых импульсов, первый, второй, по числу п вершин графа функциональной модели объекта контроля, .п третьих и матрицу из пх и четвертых элементов И, первый дешифратор и первый счетчик, и регистров, поле набора графа функциональной мо- 45 дели объекта контроля и по числу k связанных вершин графа функциональной модели объекта контроля k элементов односторонней проводимости, выход первого счетчика связан с входом g0 первого дешифратора, первый вход и выход первого элемента И подключены соответственно к выходу генератора тактовых импульсов и первому входу второго элемента И, строки поля набора графа функциональной модели объекта контроля через элементы односторонней проводимости связаны с его столбцами в соответствии с топологией графа функциональной модели объекта контроля, строки поля набора графа функциональной модели объекта контроля соединены с выходами одноименных третьих элементов И, выходы четвертых элементов И i-ro столбца матрицы связаны с одноименными входами i-го регис ра, о т л и ч а ю щ е е с я тем, что, с целью расширения функциональных возможностей устройства путем onределения минимального объема параметров контроля техническои системы, оно содержит второй дешифратор и второи, третии, четвертыи и пятыи счетчики, третий дешифратор, пятый, и шестых, двенадцатый, п тринадцатых и и четырнадцатых элементов И, шесть элементов ИЛИ, и сумматоров по модулю два, первый элемент ИЛИ-HF., (и+1)-й регистр, триггер, п элементов индикации, первый блок сравнения, содержащий сумматор, второй элемент ИЛИ-НЕ и девятый элемент И, а также второй блок сравнения, включающий п седьмых элементов И, третий элемент ИЛИ-НЕ и восьмой элемент И и, кроме того, и блоков коммутации, каждый из которых состоит из и десятых и и одиннадцатых элементов И, выход второго счетчика соединен с входом второго дешифратора, счетные входы четвертого и пятого счетчиков соединены с одноименными выходами соответственно первого и второго дешифраторов, вход третьего дешифратора соединен с выходом третьего счетчика, выход первого элемента И связан с первым входом пятого элемента И, второй вход и выход которого подключены соответственно к третьему выходу третьего дешифратора и счетному входу второго счетчика, входом установки связанного через третий элемент ИЛИ с установочным входом устройства, подсоединенным также через второй элемент ИЛИ и непосредственно к входу установки соответственно первого счетчика и третьего счетчика, а также к входам установки в "0" регистров, счетный вход третьего счетчика соединен с выходом переполнения четвертогс счетчика и вторым входом второго, элемента ИЛИ, единичный вход и выход триггера соединены соответственно с входом пуска устройства и вторым входом первого элемента И, первый выход третьего дешифратора связан с первым входом четвертого элемента ИЛИ, первыми входа1416979 ми третьих элементов И, входами разрешения записи всех регистров, кроме (и+1)-ro и вторыми входами шестых элементов И, второй выход третьего 5 дешифратора соединен с вторым входом четвертого элемента ИЛИ и вторым вхоДом девятого элемента И, третий выход третьего дешифратора подключен к второму входу восьмого элемента И, чет- 10 вертый выход третьего дешифратора связан с нулевым входом триггера и

Вторыми входами четырнадцатых элементов И, выход четвертого элемента ИЛИ, соединен с вторым входом второго эле- 16 мента И, выходом связанного с вторым входом первого элемента ИЛИ, выход и первый вход которого подключены соответственно к счетному входу первого счетчика и выходу переполнения пято- 20 .ro счетчика, связанному также с вторым входом третьего элемента ИЛИ, первый вход каждого шестого элемента

;И подсоединен к соответствующему выходу первого дешифратора, а выход— к соответствующему столбцу поля набора графа. функциональной модели объекта контроля, второму входу соответствуняцего третьего элемента И, первому входу четвертого элемента И 30 соответствующей строки матрицы и соответствующему входу сумматора, выходы разрядов которого, кроме младшего разряда,.соединены с входами первого элемента ИЛИ-НЕ, выход которого через ; девятый элемент И связан с вторыми входами тринадцатых. элементов И, подключенных выходами к соответствующим входам (n+1)-ro регистра, а первыми входами — к соответствующим выходам первого дешифратора, к первым входам десятых элементов И соответствующих блоков коммутации и вторым входам четвертых элементов И соответствующих столбцов матрицы, первый, второй вход и выход каждого седьмого элемента И соединены соответственно с соответствующим выходом первого дешифратора, соответствующим выходом второго дешифратора и соответствующим входом второго элемента ИЛИ-НЕ, выход которого через восьмой элемент И связан с первым входом двенадцатого элемента И, выход и второй вход которого подсоединены соответственно к вторым входам тринадцатых элементов И и выходу третьего элемента ИЛИ-НЕ, подключенного входами к выходам соответствующих сумматоров по модулю два, выходы разрядов.(п+1)-ro регистра связаны через соответствующие четырнадцатые элементы И с входами соответствующих элементов индикации и не-. посредственно — с вторыми входами со-. ответствующих десятых и одиннадцатых элементов И, третьи входы которых подключены к выходам соответствующих разрядов соответствующих регистров, первые входы одиннадцатых элементов И каждого блока коммутации связаны с соответствующим. выходом второго де.шифратора, выход каждого десятого и каждого одиннадцатого элемента И всех блоков коммутации подключены соответственно к первому и к второму входам соответствующего блока суммирования по модулю два. ьк

1416979

Фиг2

X ) Xg Xg + Xg Xg Xg X > 2ХР Х Х Х Д

>3 Х2 3 XgQ фХ у

Составитель С.Демиденко

Техред Л.Олийнык

Корректор О.Кравцова

Редактор Л.Пчолинская

Тираж 704

Заказ 4065/46

Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4

Ху

Х2

Xg

Ху х> ф

Х7

Х1

xz

"з

Ц

Ц

Д

Ау

gg 1

Х2

Яу

Ху

@ х

Ху

Ху