Буферное запоминающее устройство

Буферное запоминающее устройство

Иллюстрации

Показать все

Реферат

 

Изобретение относится к вычислительной технике и может быть использовано в качестве.буферного запоминающего устройства в системах сбора и обработки информации, работающих в режиме с предварительным накоплением блока данных, в частности для регистрации информации на магнитной ленте с использованием блокированных записей данных. Целью изобретения является снижение потребляемой устройством мощности и расширение области применения устройства за счет обеспечения чтения в режиме последним вошелпервым вышел. Устройство работает в режиме записи и двух режимах Mte- ния: чтение с дисциплиной обслуживания первым вошел - первым вышел, чтение с дисциплиной обслуживания последним вошел - первым вьшзел. Снижение потребляемой мощности достигается за счет того, что питающее напряжение подключается ключа, управляемыми триггерами, только к тем из блоков памяти, которые в данный момент участвуют в хранении данных. Запись информации начинается с первого блока памяти, который подключен к напряжению питания при начальной, установке по входам, и выполняется последовательно в последующие блоки памяти. При чтении отключаются дешифратором через ключи те блоки памяти, в которые не была записана информация , что не приводит к искажению или потере информации в чтения. 1 ил. с % (Л 4

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН

„„SU„„1417040

А1 (51)4 G 11 С 19 00

ОЛИСАНИЕ ИЗОБРЕТЕНИЯ

H А ВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ HOMHTET СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 4188951/ 24-24

Ф (22) 02.02.87 (46) 15.08.88. Бюп. У 30 (72) В.С..Цупиков, В.В.Богданов и В.А.Зубцовский (53) 681.327(088.8) (56) Авторское свидетельство СССР

У 809345, кл. С 11 С 7/00, 1981.

Авторское свидетельство СССР

В 1120407, кл. С 06 F 12/00, 1984. (54) БУФЕРНОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО (57) Изобретение относится к вычислительной технике и может быть использовано в качестве. буферного запоминающего устройства в системах сбора и обработки информации, работающих в режиме с предварительным накоплением блока данных, в частности для регистрации информации на магнитной ленте с использованием блокированных записей данных. Целью изобретения является снижение потребляемой устройством мощности и расширение области применения устройства за счет обеспечения чтения в режиме последним вошел— первым вьппел". Устройство работает в режиме записи и двух режимах чтения: чтение с дисциплиной обслуживания первым вошел — первым вьппел чтение с дисциплиной обслуживания

"последним вошел — первым вьппел".

Снижение потребляемой мощности достигается за счет того, что питающее напряжение подключается ключами, управляемыми триггерами, только к тем из блоков памяти, которые в данный момент участвуют в хранении данных.

Запись информации начинается с первого блока памяти, который подключен к

Ю напряжению питания при начальной установке по входам, и выполняется последовательно в последующие блоки памяти. При чтении отключаются деши- С, фратором через ключи те блоки памяти, в которые не была записана информа- 2 ция, что не приводит к искажению или ОииВ потере информации в режимах чтения. ф

1 ил.

141 7040

Изобретение относится к вычислительной технике и может быть использовано в качестве буферного запоми нающего устройства в системах сбора и обработки информации, работающих

5 в режиме с предварительным накоплением блбка данных, в частности, для регистрации информации на магнитной ленте с использованием блокированных записей данных.

Целью изобретения является снижение потребляемой устройством мощ.ности и расширение области применения устройства за счет обеспечения чтения в режиме "последним вошел— первым вышел"".

На чертеже изображена функциональная схема устройства.

Устройство содержит блоки 11-1 па-2О мяти с информационными входами 2 и выходами 3, ключи 4,-4м, вход 5 напряжения питания, триггеры 6,-6м, группу элементов ИЛИ 7 -7м, первый 8 и второй 9 входы установки, первый 25 блок 10 сравнения с константой, с первой по третью группы элементов И 11„12м 13< 1Зм первый м второй 15 входы управления режимом работы, вход 16 стробирования, первый 17 и второй 18 элементы НЕ, с первого по пятый элементы И 19-23, третий вход 24 установки, второй блок

25 сравнения с константой, с первого по третий формирователи 26 — 28 импульсов, с первого по третий дешифраторы 29-31, счетчик 32 адреса, счетчик 33 ячеек памяти, с первого по третий элементы ИЛИ

34 — 36, элемент 37 задержки, элемент ИЛИ НЕ 38, выход 39 окончания чтения и выход 40 окончания записи.

Число n+1 разрядов счетчика 32 адреса равно числу ячеек памяти всех блоков 1 -1 и определяет информации онную емкость устройства. Число раз- 45 рядов счетчика 32 ячеек памяти превышает на единицу разрядность счетчика

32 адреса. Каждый из блоков 1 -1 содержит М ячеек памяти.

Устройство работает следующим об50 разом.

Перед началом работы сигналом по входу 24 счетчики 32 и 33 и триггеры 6 -6 устанавливаются в нулевое состояние сигналом "0" на входе 9.

Триггер 6, устанавливается в единичное состояние сигналом "1" на входе 8.

Устройство имеет три режима работы: режим записи, режим чтения с дисциплиной обслуживания "первым вошелпервым вышел (FIFO) режим чтения с дисциплиной обслуживания "последним вошел — первым вышел" (LIFO).

Режим записи задается высоким уровнем сигнала на входе 14. Высокий уровень сигнала на выходе триггера 6 разрешает прохождение через ключ. 4 питающего .напряжения с входа 5 к блоку 11 памяти. Низкие уровни сигналов на выходах остальных триггеров 6 -6м блокируют прохождение питающего напряжения на блоки 1 -1

С приходом информационной посылки на входы 2 в сопровождении сигнала на входе 16, воздействующего на дешифратор 29, осуществляется запись данных в первую ячейку блока 1 . Задним фронтом сигнала на входе 16, проходящим через элементы И 22 и

ИЛИ 34, модифицируется содержимое счетчиков 32 и 33, т.е. к их содержимому добавляется единица. Запись последующих информационных посылок с входа 2 осуществляется аналогично.

Во время записи в блок 1 N-й инфор1 мационной посылки, где константа

N(N, на выходе блока 10 появляется сигнал совпадения адреса с константой И, и на выходе дешифратора 30 появляется сигнал, который через открытый элемент И 11< устанавливает триггер 6 в единичное состояние.

Высокий уровень сигнала на выходе триггера 6 подает через ключ 4 питающее напряжение на блок 1 памяти. Величина N выбирается такой, чтобы выполнялось соотношение

N -N и dKC где f с — максимальная частота поступления сигнала по входу 16; время, необходимое на включение следующего блока 1;

Nо — количество ячеек блока 1 памяти.

Аналогично производится включение в работу всех последующих блоков 1 1 и запись в них информационных поМ

S сылок. При этом моменты включения блоков 1, определяются дешифратором 30, сигналы с выходов которого поочередно через открытые элементы

И 11, начиная с второго, устанавливают в единичное состояние триггеры 5 -6м.

Формула изобретения

Буферное запоминающее устройство, содержащее M (где M — целое число) блоков памяти, (n+1)-разрядный счетчик адреса, где (n+1) — целое число, 1-log Ì), первый элемент Л, первый и второй дешифраторы, М ключей, M з 141 704

Длительность режима записи определяется временем присутствия высокого уровня сигнала на входе 14. Момент заполнения информационной емкости

5 устройства фиксируется высоким уровнем сигнала на выходе 40.

Режим чтения с дисциплиной обслуживания FIFO задается установкой низкого уровня спгнала на входе 14 и высокого уровня сигнала на входе 15.

При установке этого режима чтения по положительному перепаду сигнала на выходе элемента Л 19 формирователь 26 формирует сигнал, который через элемент ИЛИ 35 устанавливает счетчик 32 в нулевое состояние. Одновременно с этим по отрицательному перепаду сигнала на входе 14 формирователь 27 формирует сигнал, который стробирует 2п дешифратор 31, выходные сигналы которого обеспечивают отключение тех из блоков 1 -1, на которые подано питающее напряжение, но данные в которые не записывались. На входы 14 бло- 26 ков 1 подается низкий уровень сигнала, задающий для них режим чтения.

При выполнении операции чтения на вход 16 подается запрос чтения, который, воздействуя на дешифратор 29, до обеспечивает чтение на выходы 3 информации из первой ячейки блока 1 .По окончании чтения задним, фронтом сигнала на входе 16, проходящем элементы И 23 и HJIH 34, прибавляется единица к содержимому счетчика 32, а сигналом с выхода элемента ИЛИ 36 из счетчика 33 вычитается единица.

Чтение последующих информационных посылок из устройства осуществляется 4О аналогично. После того, как чтение данных из первого блока 1 закончится и начнется чтение из следующего, например блока 1, сигналом на вто- ром выходе дешифратора 29 через от- 4> крытый первый элемент И 12 триггер б, устанавливается в нулевое состояние, что приводит к отключению питающего напряжения от блока 1 . Аналогично после того, как будет закончено чтение информации из каждого из последующих блоков 1 -1, последние отключаются от входа 5. При чтении информации в момент, когда содержимое счетчика 33 равно И -N, что фиксируется блоком 25, выходной сигнал последнего устанавливает через . элемент И

11 триггер 6, в единичное состояние, подготавливая тем самым блок 1 к за0 4 писк данных. По окончании чтения данных, которое фиксируется появлением высокого уровня сигнала на выходе 39, срабатывает формирователь 28, выход ной сигнал которого через элементы

H IH 7 группы подтверждает нулевое состояние триггеров б -бд,.

Режим чтения с дисциплиной обслуживания ЫРО по окончании режима запи" си задается установкой низкого уровня сигнала на входах 14 и 15. При этом выходной сигнал формирователя 27 стробирует дешифратор 31 и выполняет отключение от входа 5 питания тех из блоков 1 -1щ, данные в которые не записаны. 11ри выполнении операции чте« ния на вход 16 поступает запрос чтения, который, воздействуя на дешифратор 29, обеспечивает чтение на выходы

3 данных из последней заполненной в режиме записи ячейки последнего из блоков 1 -1 адрес которой содержитNs ся в счетчике 32. По окончании чтения задним фронтом сигнала на входе 16, проходящим через элементы И 21 и ИЛИ

36, из содержимого счетчиков 32 и 33 вычитается единица. Чтение последующих информационных посылок осуществляется аналогично. После того, как чтение данных из,а-ro (где 1(i M) блока закончится и начнется чтение из (i-1) -ro блока 1, сигналом на (i-1)-м выходе дешифратора 29 через открытый i-й элемент И 13 и элемент

ИЛИ 7 i-й триггер 6 устанавливается в нулевое состояние, что отключает

i-й блок 1 от входа 5 питания. Аналогично после того, как будет закончено чтение информации из всех блоков 1 -1щ, все они будут отключены от входа 5 питания. После того, как будет считана последняя информационная посылка из первого блока 1, появляется сигнал на выходе заема счетчика 32, который через элемент 37 за; держки и элемент ИЛИ 35 поступает на вход установки в "0" счетчика 32, подготавливая его к режиму записи данных.

5 l4 триггеров, первую и вторую группы элементов И, первый и второй элементы НЕ и первый блок сравнения с константой, причем информационные входы и выходы блоков памяти соответственно объединены и являются информационными входами и информационными вы .ходами устройства, выходы и младших разрядов счетчика адреса соединены с входами с первого по и-й первого блока сравнения с константой и адресными входами блоков памяти, входы разрешения записи-чтения которых подключены к оДноименным выходам первого ,дешифратора, вход стробирования которого соединен с входом стробирования первого блока сравнения с константой и является входом стробирования устройства, информационные входы первого и второго дешифраторов подключены к. выходам 1.старших разрядов счетчи1

I ка адреса, выход первого блока срав-нения с константой соединен с входом стробирования второго дешифратора, выходы которого подключены к первым входам элементов И с второго по М-й первой группы, вход питания каждого блока памяти соединен с выходом одноименного ключа, вход управления которого подключен к выходу одноименного триггера, вход установки в "1" которого соединен с выходом одноименного элемента И первой группы, вход установки в "О" первого триггера подключен к выходу первого элемента И ,второй группы, первые входы элементов И с 1-r î по М-й второй группы соединены соответственно с выходами с

М-го по 1-й первого дешифратора, входы напряжения питания ключей объединены и являются входом напряжения питания устройства, информационный вход первого триггера является первым установочным входом устройства, информационные входы триггеров с второго по M-й объединены и являются вторым установочным входом устройства, входы синхронизации триггеров.. объединены и являются третьим уста новочным входом устройства, о т л ич а ю щ е е с я тем, что, с целью снижения потребляемой устройством мощности и расширения области применения устройства эа счет обеспечения чтения в режиме последним вошел— первым вышел", в устройство введены второй блок сравнения с константой, третий дешифратор, (и+1+1)-разрядный

17040 6 счетчик ячеек памяти, третья группа элементов И, с первого по третий формирователи импульсов, с первого по пятый элемент И, с первого по третий элементы ИЛИ, элемент задержки, элемент ИЛИ-НЕ и группа элементов ИЛИ, причем входы установки в "0" триггеров с второго по М-й соединены с вы

1о ходами элементов ИЛИ группы, первые входы которых подключены к выходам третьего дешифратора, информационные входы которого соединены с выходами

1 старших разрядов счетчика объема памяти, входами первой группы элемента ЧЛЗ-НЕ и входами первой группы второго блока сравнения с константой, входы второй группы которого и входы второй группы элемента ИЛИ-НЕ

gp подключены к выходам и младших разрядов счетчика объема памяти, вход сброса которого соединен с входами синхронизации триггеров и первым входом второго элемента ИЛИ, выход ко25 торого подключен к входу сброса счетчика адреса, выход заема которого соединен с входом элемента задержки, выход которого подключен к второму входу второго элемента ИЛИ, третий вход которого соединен с выходом первого формирователя импульсов, вход которого соединен с выходом первого элемента И, первым входом первого элемента И первой группы, вторыми вхо35 дами элементов И с первого по (М 1)-й второй группы и первым входом пятого элемента И, выход которого подключен к первому входу первого элемента ИЛИ и первому входу третьего элемента ИХИ, выход которого соединен с входом обратного счета счетчика ячеек памяти, выход переполнения и вход прямого счета которого подключены соответственно к входу элемента ИЛИ-НЕ и к выходу четвертого элемента H и второму входу первого элемента ИЛИ, выход которого подключен к входу прямого счета счетчика адреса, вход обратного счета которого и второй вход третьего элемента ИЛИ соединены с выходом третьего элемента И, первый вход которого подключен к выходу второго элемента И и первым входам элементов И третьей группы, вторые входы которых соединены с вы55 ходами. с первого по (М-1)-й первого дешифратора, вход стробирования третьего дешифратора подключен к выходу второго формирователя импульсов, вход стробирования второго блока сравнения

Составитель Т.Зайцева

Редактор Е.Копча Техред А.Кравчук Корректор В.Бутяга

Заказ 4070/49

Тираж 590

Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4

7 14 с константой, первый вход четвертого элемента И, вторые входы третьего и пятого элементов И соединены с вхо" дом стробирования первого дешифратора, выход второго блока сравнения с константой подключен к второму входу первого элемента И первой группы, вторые входы элементов И5И группы соединены с выходами элементов И с второго по М-й второй группы, выходы элементов И третьай группы подключены к третьим входам элементов

ИЛИ группы, четвертые входы которых соединены с выходом третьего форми- рователя импульсов, вход которого подключен к выходу элемента ИЛИ-НЕ, первые входы первого и второго алеI ментов И подключены к выходу первого элемента НЕ, вход которого, вход вто17040 8 рого формирователя импульсов, второй вход четвертого элемента И, вторые входы элементов И с второго по М-й

5 первой группы, второй вход М-ro элемента И второй группы и входы записичтения блоков памяти объединены и являются первым входом управления режимом работы устройства, второй вход второго элемента И подключен к вьмоду второго элемента НЕ, вход которого и второй вход первого элемента И объединены и являются вторым входом управления режимом работы устройства, выходом окончания чтения которого является выход элемента ИЛИ-НЕ, выходом окончания записи устройства является выход переполнения счетчика ячеек памяти.