Накапливающий сумматор

Накапливающий сумматор

Иллюстрации

Показать все

Реферат

 

Изобретение может быть использовано в цифровой вычислительной технике и в устройствах цифровой автоматики . Цель изобретения состоит в упрощении устройства за счет сокращения числа логических элементов, на основе которых построен сумматор. Накапливающий сумматор содержит два RS- триггера, пять логических элементов И 3-7, два элемента ИЛИ 1 и 2, три элемента НЕ 8-10. Операция сложения с приемом кода второго слагаемого вьшолняется за три временньк такта (под тактом работы устройства понимается длительность исполнительных импульсов, поступающих на шины управления работой сумматора). По первому такту вьшолняется прием кода второго слагаемого. Второй временной такт отводится для формирования и распространения максимального сквозного переноса. По третьему временному такту формируется и заносится во второй RS-триггер результат сложения двух двоичных чисел. При этом результат сложения заносится в те же триггеры, в которых хранится код первого слагаемого . Для исключения неопределенности значение потенциала переноса данного разряда искусственно поддерживается за счет поступления сигнала в цепь переноса, если триггер устанавливается в О, и за счет запрета распространения сигнала переноса.в старший разряд за счет выключения элемента И цепи сквозного переноса, если триггер устанавливается в I. 2 ил. SS (Л

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК

Пж Ш1 (50 4 С 06 F 7/50

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А BTQPCKOMV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

IlO ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 4196242/24-24 (22-) 17.02.87 (46) 23.08.88. Бюл. Ф 31 (72) Б.М.Власов .(53) 683.325.5(088.8) (56) Авторское свидетельство СССР

9 1176323, кл. С 06 F 7/50, 1984.

Авторское свидетельство СССР

Ф 1262479, кл. С 06 Р 7/50, 1985, (54) НАКАПЛИВАЮЩИЙ СУММАТОР (57) Изобретение может быть использовано в цифровой вычислительной технике и в устройствах цифровой автоматики. Цель изобретения состоит в упрощении устройства за счет сокращения числа логических элементов, на основе которых построен сумматор. Накапливающий сумматор содержит два RSтриггера, пять логических элементов И 3-7, два элемента ИЛИ 1 и 2, три элемента НЕ 8-10. Операция сложения с приемом кода второго слагаемого выполняется за три временных такта (под тактом работы устройства понимается длительность исполнительных импульсов, поступающих на шины управления работой сумматора). По первому такту выполняется прием кода второго слагаемого ° Второй временной такт отводится для формирования и распространения максимального сквозного переноса. По третьему временному такту формируется и заносится во второй RS-триггер результат сложения двух двоичных чисел. При этом результат сложения заносится в те же триггеры, в которых хранится код первого слагаемого. Для исключения неопределенности значение потенциала переноса данного разряда искусственно поддерживается за счет поступления сигнала в цепь переноса, если триггер устанавливается в "0", и за счет запрета распространения сигнала переноса в старший разряд за счет выключения элемента И цепи сквозного переноса, если триггер устанавливается в "I". 2 ил.

1418705,А„ В, "pe Р„

Я СР (АЧР )

R„ = С Р; (А;Р„,) (2) (3) Изобретение относится к цифровой вычислительной технике и предназначе-! но для использования в составе процессоров 3ВМ и устройство цифровой авто5 матики.

Цель изобретения — упрощение сумматора °

Ка фиг.l представлена функциональная схема двух разрядов накапливающе- 10 го сумматора; на фиг.2 — временные диаграммы работы предлагаемого сумматЬра.

Каждый двоичный разряд сумматора 15 (фиг.l) содержит элементы ИЛИ 1 и 2, элементы И 3-7, элементы НЕ 8-10, RS-триггеры 11, 12, вход 13 переноса, из младшего разряда, вход 14 сложения, вход 15 разрешения записи операндов, вход 16 приема кода в данный разряд.

Рассмотрим работу сумматора при выполнении операции сложения двух чисел, представленных в двоичном коде.

Будем считать, что код первого слагаемого хранится в триггерах 11, а код второго слагаемого поступает в триггеры 12 по шинам 16, По первому временному такту (t,) 30 выполняется элементарная операций (ЭО) приема кода второго слагаемого, Для выполнения этой ЭО на вход 15 подается исполнительный импульс. Если на входе 16 присутствует высокий (низкий) потенциал, соответствующий коду "1", то исполнительный импульс через элемент И 7 поступает на > Sвход триггера 12 и устанавливает его в единичное состояние, Если на вхо- 40 де 16 отсутствует высокий (низкий) потенциал, что соответствует коду "0", то триггер 12 сохраняет или устанавливается в нулевое состояние.

После переключения триггера 12 в 45 период второго временного такта (t ) начинает формироваться потенциал сквозного переноса. В каждом разряде сумматора во время такта потенциал переноса формируется в соответствии со следующим логическимвыражением:

P, = (Р;,V А;) (В; ч ЦЧ R;, А;) S;..., (1) — перенос, выработанный в i-ом рязряде;

55 — перенос, выработанный в младшем разряде; значение операндов i-ro разряда;

R;, S; — значение сигналов на нулевом и единичном входах триггера 11.

Из соотношения (1) видно, что разрядный перенос вырабатывается в тех разрядах сумматора, в которьм триггеры 11 и 12 находятся в единичном состоянии, Потенциал переноса, выработанный в младшем разряде, проходит через i-й разряд только в том случае, если в рассматриваемом разряде триггеры 11 или 12 находятся в единичном состоянии. При этом потенциал переноса может распространяться по цепи элементов ИЛИ 1, И 3 или по цепи И 4, ИЛИ 2, И 3.

По истечении второго временного такта, равного времени максимального,, сквозного переноса, данного сумматора, выполняется временной такт,завер-, шающий операцию сложения.

В период третьего временного такта (t ) обеспечивается сохранение значе" ния потенциала переноса, сформирован-, ного па в,данном разряде, и формирование значения суммы в триггере ll, Сохранение значения потенциала переноса в предложенном сумматоре до. стигается за счет наличия связей S" и R-входов триггера 11 с элементами формирования потенциала сквозного переноса. Так, например, если триггер 11 за счет импульса сложения, поступившего на вход 14, устанавливается в

"1", то этот же импульс еще до переключения триггера 11 и ИЛИ 2 поступает на вход НЕ 10 и запрещает прохождение потенциала переноса через И 3 данного разряда.

В том случае, если триггер ll no устанавливается в нулевое состояние, то sa счет передачи импульса, поступившего на S-вход триггера 11, через KIN 2 на вход И 3, обеспечивается сохранение потенциала переноса и после переключения триггера 11 в нулевое состояние.

Значение суммы в i-ом разряде сум маторов формируется в соответствии со следующими логическими выражениями

141 где t — сигнал выполнения операции з сложения, поступивший на вход 14.

После завершения третьего временного такта операция сложения закончена. Результат суммирования кодов двух чисел хранится в триггерах 11. В триггерах 12 хранится код второго слагаемого. При необходимости сумматор позволяет выполнить и многократное сложение один раэ принятого в регистр кода второго слагаемого., Формула изобретения

Накапливающий сумматор ° содержащий в каждом. разряде первый и второй RSтриггеры, первый и второй элементы

ИЛИ, первый, второй, третий, четвер-. тый и пятый элементы И, первый и второй элементы НЕ, причем в каждом pasряде первый и второй входы первого элемента И соединены соответственно с входом разрешения записи операндов в устройство и входом соответствующего .разряда, выход этого элемента И подключен к S-входу первого тригге. ра, первые входы второго и третьего элементов И связаны с входом разрешения сложения, вторые входы этих элементов соединены с входом и выходом первого элемента НЕ соответственно, выход второго элемента И подключен

8705 к R-входу второго триггера и первому входу первого элемента ИЛИ, выход третьего элемента И соединен с Sвходом второго триггера и входом вто5

ppro элемента НЕ, единичный выход второго триггера соединен с вторым входом первого элемента ИЛИ, первый вход второго элемента ИЛИ соединен с входом переноса младшего разряда сумматора, выходы первого и второго элементов ИЛИ соединены с первым и третьим входами пятого элемента И, второй вход которого связан с выходом

)5 второго элемента НЕ, а выход пятого элемента И является выходом переноса данного разряда сумматора и,соединен с входом первого элемента НЕ, о тл и ч а ю шийся тем, что, с

2О целью упрощения сумматора, в каждый его разряд введен третий элемент НЕ, при этом единичный выход первого триг" гера соединен с первым входом четвертого элемента И и вторым входом второ25 го элемента ИЛИ, второй вход четвертого элемента И соединен с входом переноса из младшего разряда сумматора, а выход этого элемента И связан с третьим входом первого элемента ИЛИ

gp и входом третьего элемента НЕ выход которого подключен к третьему входу второго элемента И, выход второго элемента ИЛИ соединен с третьим входом третьего элемента И.

1418705

Составитель М.Есенина

Техред И, Берес Корректор Н.Корольт

Редактор Г.Волкова

Заказ 4154/46

Тираж 704 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4