Устройство для регистрации однократных и редкоповторяющихся сигналов

Устройство для регистрации однократных и редкоповторяющихся сигналов

Реферат

 

Изобретение может быть использовано в информационно-измерительных системах. Устройство для регистрации однократных и редкоповторяющихся сигналов содержит блок 1 управления, линию 2 задержки, источник 6 эталонного напряжения, каналы преобразования, состоящие из секционных делителей 4, 5 напряжения с n выходами и n цепей, каждая из которых включает пороговый элемент 8, элемент 7 задержки и преобразователь 9 интервал-код, блок 10 памяти, широкополосный несимметричный делитель 3 напряжения, блок 11 вывода информации. Устройство имеет высокую точность регистрации при обеспечении высокого быстродействия. 1 з.п. ф-лы, 3 ил.

Изобретение относится к измерительной технике и может быть использовано в информационно-измерительных системах при контроле и измерении параметров электрических сигналов в широком динамическом диапазоне. Цель изобретения повышение точности регистрации при обеспечении высокого быстродействия. На фиг. 1 представлена структурная схема устройства; на фиг. 2 - временные диаграммы, иллюстрирующие работу устройства; на фиг. 3 вариант конструктивного исполнения элементов задержки и секционного делителя. Устройство содержит блок 1 управления, линию 2 задержки, широкополосный делитель 3 напряжения, секционные делители 4, 5 напряжения с n выходами, источник 6 опорного напряжения, элементы 7 задержки, пороговые элементы 8, преобразователи 9 интервал-код, блок 10 памяти, блок 11 вывода информации. Входы линии 2 задержки и блока 1 управления подключены к информационному входу устройства, третий и четвертый выходы блока 1 управления подключены к соответствующим входам блока 10 памяти и блока 11 вывода информации, выход линии 2 задержки подключен к входу широкополосного делителя 3 напряжения, выходы которого подключены к входам секционных делителей 4, 5 напряжения, n выходов каждого из которых через элементы 7 задержки подключены к первым входам пороговых элементов 8, к вторым входам которых подключен выход источника 6 опорного напряжения, выходы пороговых элементов подключены к первым входам преобразователей 9 интервал-код, к вторым входам которых подключен первый выход блока 1 управления, второй выход которого подключен к третьим входам преобразователей 9 интервал-код, выходы которых подключены к второму входу блока 10 памяти, выход которого подключен к второму входу блока 11 вывода информации. Устройство работает следующим образом. Регистрируемый сигнал, поступающий на вход устройства, подается на блок 1 управления и через линию 2 задержки на широкополосный несимметричный делитель 3 напряжения, с выходов которого регистрируемый сигнал поступает одновременно на входы секционных делителей 4, 5 напряжения (см. фиг. 2,в), с выходов которых через соответствующие элементы 7 задержки поступает на первые входы пороговых элементов 8, на вторые входы которых подается постоянное напряжение смещения от источника 6 опорного напряжения. Секционный делитель (резистивный) и элементы задержки (микрополосковые линии) (фиг. 3) выполнены на одном или разных диэлектрических основаниях, которые помещены в проводящий ток металлический корпус. Металлизированные участки микрополосковых линий выполнены различной длины с целью компенсации задержки, накапливающейся при прохождении сигнала по каждой секции делителя. Время задержки каждой предыдущей линии задержки, например n-2-й, больше времени задержки последующих линий задержки, например n-1-й, на время, равное времени пробега сигнала вдоль резистора, т.е. время задержки любой линии задержки, начиная с n-1-й, должно определяться формулой где время задержки сигнала при прохождении его по j-му резистору; i номер линии задержки (1.n-1); j номер резистора (2.n); C постоянный коэффициент, нс (например, 0,2 нс). Например, при длине резистора, образованного на диэлектрическом основании толщиной 1 мм, 6 мм время пробега сигнала, как установлено экспериментально, 50 пс. Следовательно, время задержки соседних линий задержки в нашем случае должно отличаться на 50 пс. Благодаря выполнению делителя 3 несимметричным с коэффициентами деления, удовлетворяющими условию где K₁ коэффициент деления между входом и первым выходом несимметричного делителя напряжения; K₂ коэффициент деления между входом и вторым выходом несимметричного делителя напряжения, например, K₁ 1,83 и K₂ 1,14, нечетные номера выборок (точек) на фронте сигнала определяются делителем 4, четные номера выборок (точек) делителем 5, а благодаря выполнению элементов 7 задержки различной величины в зависимости от пути прохождения сигнала к соответствующему входу, разновременность прихода сигнала на всех выхода, делителя не более 150 пс. Сигналы с блока 1 управления поступают одновременно на пусковые входы преобразователей 9 интервал-код (см. фиг. 2,а). В преобразователях 9 формируется нормированный по амплитуде сигнал (см. фиг. 2, б), который служит началом преобразуемых в цифровые коды временных интервалов. При достижении на выходах многосекционного делителя 4 или 5 напряжения значений амплитуды сигнала, равных чувствительности пороговых элементов 8, последние срабатывают и на их выходах появляются импульсы стандартной формы (см. фиг. 2,г), которые поступают на вторые входы соответствующих преобразователей 9 интервал-код и служат окончанием преобразуемых в цифровые коды временных интервалов. Таким образом, на выходах преобразователей 9 имеется цифровой код интервалов времени между заданным моментом времени достижения сигналом порога срабатывания в пусковом (стартовом) канале и моментами достижения сигналом порога срабатывания в каждом информационном (стоповом) канале (T_c T_i). При поступлении на управляющий вход преобразователей 9 сигналов с второго выхода блока управления (см. фиг. 2,д) обеспечивается считывание информации из преобразователей 9 и запись ее в блок 10 памяти с последовательным изменением адресов, а затем в соответствии с сигналами третьего и четвертого выходов блока 1 управления (см. фиг. 2,е,ж) информация из блока 10 памяти может быть выведена в цифровом виде с помощью блока 11 вывода информации. Амплитудное значение каждой выборки определяется из выражения где значение входного напряжения для каждой выборки (точки); U_пор чувствительность срабатывания порогового элемента; K₁₍₂₎ коэффициент деления между входом и первым или вторым выходом несимметричного делителя напряжения; K коэффициент деления между входом и первым выходом делителя напряжения многосекционного; произведение коэффициентов деления между первым и определяемыми выходами делителя напряжения многосекционного; n количество выходов. Погрешность измерения временных интервалов между выборками значений амплитуды определяется формулой (для наихудшего случая): t=t_мвп+t_з+t_п, (1) где t_мвп составляющая погрешности измерения за счет преобразования интервалов времени преобразователя интервал-код; t_з составляющая погрешности измерения за счет разновременности прихода сигнала на выходы делителя; t_п составляющая погрешности измерения за счет ограничения полосы пропускания делителя. Составляющая погрешности измерения t_з устройства определяется секционным делителем напряжения и не превышает , т.е. 0,14 нс. Составляющая погрешности измерения t_п не превышает 0,1 нс (при неравномерности ослабления между входом и каждым из выходов 3 дБ в диапазоне частот от 0 до 1200 МГц). Устройство обеспечивает измерение 32 выборок с погрешностью измерения временных интервалов 0,3 нс. Таким образом, в устройстве благодаря увеличению количества выборок (точек) повышается точность регистрации формы сигнала, а также за счет уменьшения разновременности прихода сигнала и широкополосности несимметричного делителя напряжения и многосекционного делителя уменьшаются составляющие погрешности регистрации.

Формула изобретения

Устройство для регистрации однократных и редкоповторяющихся сигналов, содержащее блок управления и линию задержки, входы которых подключены к информационному входу устройства, третий и четвертый выходы блока управления подключены к соответствующим входам блока памяти и блока вывода информации, источник эталонного напряжения и канал преобразования, состоящий из секционного делителя напряжения с n выходами и n цепей, каждая из которых состоит из последовательно соединенных порогового элемента и преобразователя интервал код, выход каждого из которых подключен к информационному входу блока памяти, соединенного выходом с входом блока вывода информации, первый и второй выходы блока управления подключены соответственно к первому и второму управляющим входам преобразователей интервал код, выход источника эталонного напряжения подключен к первый входам пороговых элементов, отличающееся тем, что, с целью снижения погрешности регистрации при обеспечении высокого быстродействия, в него введены широкополосный несимметричный делитель напряжения, второй канал преобразования, 2(n 1) линий задержки, включенные в каждом канале между соответствующими выводами секционного делителя напряжения и пороговым элементом с 1-го по n 1-й, выход линии задержки соединен с входом широкополосного несимметричного делителя напряжения, первый и второй выходы которого соединены с входами соответственно первого и второго секционных делителей напряжения. 2. Устройство по п.1, отличающееся тем, что n-секционный делитель напряжения и n-1 линий задержки выполнены на расположенном в металлическом корпусе диэлектрическом основании, на котором расположен резистивный слой, на котором на фиксированном расстоянии друг от друга в направлении, перпендикулярном расположению резистивного слоя, выполнены участки металлизации различной длины.

РИСУНКИ

Рисунок 1, Рисунок 2, Рисунок 3

MM4A Досрочное прекращение действия патента Российской Федерации на изобретение из-за неуплаты в установленный срок пошлины за поддержание патента в силе

Номер и год публикации бюллетеня: 36-2000

Извещение опубликовано: 27.12.2000