Система сбора и обработки информации

Система сбора и обработки информации

Иллюстрации

Показать все

Реферат

 

Изобретение относится к области вычислительной техники и может быть использовано для автоматизации научных и прикладных исследований. Цель изобретения - повышение быстродействия вычислительной системы за счет уменьшения времени на подключение каналов к вычислительным блокам - достигается тем, что в систему, содержащую первый и «торой вычислительные блоки 1 второго уровня, первьш и второй блоки 2 сопряжения, первую и вторую группы блоков 5 обработки информации, дополнительно введены блок 4 умощнения магистрали и блок 3 арбитра магистрали, причем каждьаЧ блок 5 обработки информации первой группы содержит блок сопряжения, вычислительной блок первого уровня, блок связи и группу информационных входов-выходов системы, каждый блок 5 обработки информации второй группы содержит блок связи и группу информационных входов-выходов системы. 23.п, ф-лы, 10 кл. S (Л

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК (50 4 С 06 F 15/16 15/74

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А ВТОРСКОМУ СВИДЕТЕЛЬСВ ВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 4196018/24-24 (22) 16.02.87 (46) 15.09.88. Бюл. Мр 34 (72) Г.В.Кухарь, В.И.Потапенко, А.И.Румянцев, В.В.Попов и Н.В.Фролов (53) 68 1.325(088.8) (56) Авторское свидетельство СССР

Ф 1072054, кл. С 06 F 15/16, 1984, Авторское свидетельство СССР

Ф 900287, кл. G 06 F 15/16, 1982. (54) GHCTE CH0PA H 0HPAH0TKH ННФОРМАЦИИ (57) Изобретение относится к области вычислительной техники и может быть использовано для автоматизации научных и прикладных исследований. Цель изобретения — повышение быстродействия вычислительной системы за счет

„„Я0„„1424024 А 1 уменьшения времени на подключение каналов к вычислительным блокам— достигается тем, что в систему, содержашую первый и второй вычислительные блоки 1 второго уровня, первый и второй блоки 2 сопряжения, первую и вторую группы блоков 5 обработки информации, дополнительно введены блок 4 умощнения магистрали и блок 3 арбитра магистрали, причем каждый блок 5 обработки информации первой группы содержит блок сопряжения, вычислительной блок первого уровня, блок связи и группу информационных входов-выходов системы, каждый блок

5 обработки информации второй группы содержит блок связи и группу информационных входов-выходов системы. 2 з.п, ф-лы, 10 ил.

1424024

Изобретение относится к устройствам вычислительной техники и может быть использовано для автоматизации научных и прикладных исследований.

Цель изобретения — повышение бы5 стГ одействия вычислительной системы дунем уменьшения времени на подключение каналов к вычислительным блохам.

На фиг.1 приведена структурная схема предлагаемой системы, на фиг.2:.хема блока связи, на фиг.3 и 4 схема блока арбитра магистрали и подключения его к блокам сопдяжения, на фиг.5 — схема блока умощнения магистрали; на фиг.6 — схема узла микропрограммного управления; на фиг.7 схема вычислительного блока первого уровня, на фиг.8-10 — алгоритмы функ- 20 циониронания узла микропрограммного управления.

Система содержит первый 1 и второй 1z вычис п тельные блоки, первый

2, и второй 2 блоки сопряжения, блок 25

3 арбитра магистрали, блок 4 умощнения магистрали, первую группу блоков

S, -5„обработки информации, вторую группу блоков 5p+s 5р обработки ин.5ормации, каждый блок обработки информации первой группы содержит бпок сопряжения, вычислительный блок 6

|ерного уровня, блок 7 связи и группу из Г1 информационных входов-выходов 8 системы, каждый канал второй группы содержит блок 7 связи и группу из M

35 информационных нходон-HrD.одов 8 сис.емы. ПозициямИ 9:» 10 о означены

10 агистрали.

Блок связи нклюоает з себя первый

11, второй 12 и третий 13 приемники, - ерную и вторую группы приемникон 14

15, гр;ппу перел.-т икон 16, шинный рмиронатель 17, элементы 18 и 19 адержки, элемент И-НЕ 20, иннертор

"1, элементы И-HF. 22 и 23, элемент 24 .равнения, триггер ?5 выборки, триг"еры 26 адреса, ;. -истр 27 данных, . араллельный программируемый интерфейс (ППИ) 28 и входы-выходы 29 для связи с внешними устройствами (ВУ) °

Блок арбитра магистрали образуют нвертор 30, элемент 3И-HF. 31, эле=-нты И-HE 32 и 33, триггер 34, передатчики 35 и 36, устройство 37 для

«опряжения двух вычислительных бло."в, це; эЗ входного (для блока соп.жения) сигнала предоставления пря.:ого доступа к памяти (ППД1<, цепь 39 тактовых сигналов, поступающих с выхода задающего генератора, входящего н состав устройства лля сопряжения двух вычислительных блоков, цепь 40 сигнала требования прямого доступа к памяти (ТПД), поступающего с выхода

ПЗУ, соединенного с входом буферного усилителя, входящих в состав устройства для сопряжения двух ЭВГ1, цепь 41 входного сигнала предоставления пря-мого доступа к памяти (ППД1 ), цепь

42 выходного сигнала предоставления прямого доступа к памяти (IIII:1О), элемент 43 задержки (dtqnp Т, „), процессор 44, линия 45 связи для сигнала требования прямого доступа к gaмяти (ТПД) и линия 46 связи для сигнала подтверждения выбора (ПВ), Блок умошнения магистрали содержит магистральные приемники 47-61, магистральные передатчики 62-65, первый элемент ИГГИ 66, магистральные передатчики 67 и 68, второй элемент

ИЛИ 69, магистральные передатчики 7078, приемные регистры 79 и 80, магистральные передатчики 81 и 82, микропрограммный автомат (УГГУ) 83,магистрэльный приемник 84,магистральный передатчик 85, группу 86 магистральных приемопередатчиков, линию 87 сигнала

ПВ, линию ЯЯ сигнала СИП, линию 89 сигнала ВЬГВОД, 1инию 90 сигнала СИА, линию 91 сигнала ВВОД, линию 92 сигнала BY, лини о. 93 сигнала БАЙТ, линию 94 сигнала ПУСЕ ЗУ, линию 95 сиг,.ала ППР, линию 96 сигнала АДО

АД15, входы 97-101 УГ1У, выходы 102109 УГ1У.

Узел микропрограммного управления выполнен на мультиплексоре 110, задающ" м генераторе 111, регистре 112 адреса микрокоманд и постоя ном запоминающем устройстве (ПЗУ) 113.

В системе сбора и обрабо.ки информации 6JIQKlf 5 разбиты Н1 дн группы и 5 „„-5, каждая и- r. оторых елужинается своим блоке; < илн соответствии с ..р граммам, П,-П „ и

П„, -Пр. Блоки 5,-5к производят автономный сбор и обработку информации по программам, храняшимся в блоках 6.

Блоки 5„, -5 производят только сбор информации и немедленную r:åðåäà÷ó ее в свой блок 1. В блоках 5» — i< данные из внешних устро.:стн rrO нхадам-выходам Я,-ЯА, поступают н блоки 7 связи, в которых формируютс. M программно доступных флажков готовности. Блоки 6

14 производят чтение этих флажков. Обнаружив (по активному флажку) BY, готовое к обмену, блок 6 переходит на программу обслуживания этого BY. В соответствии с этой программой блок 6 осуществляет ввод (вывод) информации в (из) BY через блок 7 связи. Собранная информация хранится в памяти блока 5 (в памяти блока 6) и может выдаваться для последующей обработки в свои блок 6 второго уровня.

В блоках 5<,+, -5Р данные из BY от входов-выходов 8, -8 также поступают, в блоки 7 связи, в которых формируются М программно доступных флажков готовности. Во время автономной работы блоков 5, -5« блок 1< или 1 второго

:уровня производит чтение флажков готовности блоков 5„, -5р. Обнаружив (по активному флажку) ВУ, готовые к обмену, блок 1 (например 1<) переходит на программу обслуживания этого

BY осуществляя ввод (вывад) информации в (иэ) BY через блок 7 связи.

В это время блок 1 обрабатывает ранее собранную из каналов информацию и проводит различные вычисления. В те моменты времени, когда один.из блоков 1 (например 1 ) не участвует в обмене и обработке информации от BY он контролирует работу блока 1, и каналов, например, путем поочередного чтения и анализа регистров состояний блока 1, и блока 6< -6 « в соответствии с программой, находящейся в ЭВМ 1 .

Информация из регистров состояния соответствующих 3ВМ передается пооче, редно через блоки сопряжения 2, и 2z, 2 -2 „ и магистраль 9< .

В моменты времени, когда оба блока 1 второго уровня проводят вычисления, обработку и обмен собранной ранее информации, блоки 5, -5„ могут производить обмен хранимой в памяти их блоков 6 информацией с целью уточнения или добавления данных для более полного анализа.

Подключение блоков 1, и 1 к любому каналу своей группы для их обслуживания в соответствии с программами осуществляется блоком 3 арбитра магистрали с одновременным разрешением конфликтных ситуаций, возникающих между блоками сопряжения 2,, 2 и

2 - „,. при их одновременной попьггке захвата магистрали 9< . Блок умощнения магистрали обеспечивает восста24024

55 новление временных соотношений сигналов на участках магистралей 9, и 9 .

В случае выхода из ст;оя блока 1< функции обслуживания его группы блоков 5 берет на себя блок 1, используя копии программ обслуживания соответствующей группы каналов, хранящиеся в памяти блока 1 .

Система позволяет проводить параллельно децентрализованный сбор и обработку информации, а также обладает резервированием функций блоков 1 второго уровня за счет изменения программ автономного сбора и обработки информации, хранящихся в блоке 1<

1z формирование выходного сигнала предоставления прямого доступа к памяти в блоке сопряжения происходит следующим образом.

После включения питания блок 1 формирует сигнал СБРОС, поступающий в устройство 37. Ус ройство 37 на выходе 40.формирует сигнал пассивного (низкого) уровня, при этом D-триггер 34 при поступлении первого тактового импульса на вход С устанавливается в нулевое состояние, при котором на втором входе передатчика 35 устанавливается потенциал высокого уровня, разрешающий прохождение сигнала ППД1 по цепи 38 на выход 42. При формировании требования на прямой доступ к памяти устройство 37 для сопряжения выдает на линию 45 сигнал

ТПД. Одновременна этот сигнал с высоким уровнем поступает по цепи 40 на вход элемента ЗИ-НЕ 31 и газрешает поступление сигнала ППД1 через этот элемент °

При поступлении сигнала ППД1 по цепи 38 на вход блока для сопряжения на выхо,<е элемента ЗИ-НБ 31 появляется сигнал низкого уровня, который формирует на выходе D-триггера 34 потенциал высокого уровня, При поступлении тактового импульса на С-вход триггер 34 переходит в единичное состояние и разрешает прохождение сигнала ППД1 по цепи 41 на вход устройства 37. Одновременно потенциал низкого уровня с обратного выхода триггера запрещает прохождение сигнала

ППД1 по цепи 42. При снятии !<гналон

ТПД и ППД1 триггер 34 возвра.где гся в нулевое состояние по приходу тактового импульса.

1424024

Блок ар битра магистрали выполняет арбитраж следующим образом.

Блок сопряжения, например 2, готовящийся по команде от блока за5 хватить магистраль, формирует сигнал за-!роса в линию 45 магистрали 9,. Обнаоужив запрос, процессор 44 посылает сигнал предоставления прямого доступа к памяти в линию 38. Линия предоставления прямого доступа к памяти проходит через блок 2, сопряжения и поступает в блок 2 сопряжения (линия 42). Причем сигнал предоставления прямого доступа к памяти не может 15 проходить по линии 42, когда блок сопряжения 2 послал запрос в линию 45.

Таким образом, только блок 2i сопряжения получает сигнал предоставления прямого доступа к памяти и вследствие 20 этого получает разрешение эанять магистраль 9 после ее освобождения.

Блок 2, сопряжения формирует сигнал (ПВ) в линию.46 и снимает свой запрос по линии 45. 25

Блок 3 арбитра магистрали снимает сигнал ППД1 с линии 38 после появления сигнала в линии 46. После освобождения магистрали блок 2 сопряже:ия, получивший прано на занятие маг истрали, занимает ее. Далее блок соряжения вызывает один иэ каналов сноей группы и осуществляет с ним обмен. При возникновении конфликтной ситуации (когда несколько блоков сопряжения выставляют запрос н линию 45) блок арбитра магистрали разрешает конф:шкт подачей сигнала ППД1 только ближайшему к блоку арбитра магистра и блоку сопряжения (в данном примере блок 2,), поэтому только ближайший к блоку арбитра магистрали блок соп,ряжения получает разрешение на эаня .ие магистрали после .ее освобождения, ..е, приоритет блоков сопряжения оп, еделяется их электрической близостью к блоку арбитра магистрали.

Работу блока i сниэи рассмотрим с омента захвата блоком 2» сопряжения магистрали 9 и установки на магистрали адреса одного из блоков 5 +, -5Р. 0

Ввод-вывод информации из блока состоит из следующих операций: чтение н анализ адресуемых флажков готовности, загрузка (эапись) управляющего слова, ввод-вывод данных иэ адресуе- 55

:гых инф;рf.;".öüeííûõ ячеек.

Чтение и анализ флажков готовности.

После включения питания процессор

44 блока 3 арбитра магистрали вырабатывает сигнал СБРОС, по которому ППИ устанавливается в начальное состояние (линия сброса на схеме фиг ° 2 не показана). В этом состоянии регистр управляющего слова (РГУ) ППИ обнуляется, а нсе порты устанавливаются на прием информации иэ BY.

Мпадшие разряды адреса, установленного блоком сопряжения на магистрали 9, определяют адрес первого из опрашиваемьж портов ППИ 28 (например, порт А).

Этот адрес поступает на приемники 14 и 15 блока 7 связи (фиг.2). о

Старшие разряды адреса с выходон приемников 14 поступают на первую группу входов схемы 24 сравнения, а младшие разряды через вторую группу приемниКоВ 15 — на триггеры 26. На вторую группу входов 32 схемы 24 сравнения подают код адреса устройства (например, при помощи перемычек). 11ри сонпадении кода адреса с сигналами старших разрядон адреса порта А на выходе схемы 24 сравнения формируется сигнал низкого уровня, поступающий на информационный вход триггера 25.

После установки адреса блок сопряжения вырабатывает си.-нал СИА (нсе сигналы, формируемые блоком 2, сопряжения, вырабатываются по сигналам блока 1,), поступающий чере приемник с высоким уровнем на вход синхронизации триггера 25 и устанавливающий его в нулевое состояние. При этом на выходах триггеров 26 устанавливаются потенциалы, определяющие код младших разрядов адреса порта А, Разрешающий потенциал (О") с прямого выхода триггера 25 поступает на С вход ППИ, разрешая его работу. Таким образом блок связи дешифрировал и запомнил адрес порта А. После этого блок сопряжения снимает адрес с магистрали 10 вырабатывает сигнал ВВОД, который поступает через приемник 12 íà nepBlк" вход элемента И-НЕ 20 и при наличии на его втором входе потенциала "1" с триггера 25 на вход RD, разрешая прохождение данных иэ порта А через вхо;iû-выходы DO-D7 ППИ на первые входы передатчиков 16. Одновременно этот сигнал (ВВОД) с выхода элемента И-НЕ

20 поступает через иннертор 21 на вторые входы передатчиков и высоким уровнем сигнала разрешает прохожде1424024 ние данных через передатчики 16 на магистраль 10, а также обеспечивает формирование сигнала ответа (СИП) при прохождении его через элемент И-НЕ

22, элемент 18 задержки и шинный фор5 мирователь 17. Блок сопряжения принимает сигнал СИП, принимает данные во внутренний регистр и снимает сигнал

ВВОД. По снятии сигнала ВВОД на выходе шинного формирователя 17 снимается сигнал СИП, завершая операцию передачи данных. Блок сопряжения снимает сигнал СИА, завершая цикл ВВОД.

Далее блок 1, анализирует принятые данные на наличие сигналов активности флажков готовности.

При отсутствии сигналов готовности в данных порта А блок 1, аналогичным образом производит чтение данных сле- щ дующего порта канала. При наличии в слове данных порта А бита готовности от ВУ ЭВМ переходит на программу обслуживания этого ВУ. Программа обслуживания BY включает загрузку управ- 25 ляющего слова, определяющего режим работы с BY (ввод или вывод информации) и ввод (вывод) информации в (из)

BY.

Загрузка управляющего слова в ППИ (цикл ЭВМ ВЫВОД) .

Блок 2 сопряжения в адресной части цикла ВЫВОД устанавливает на магистрали 9 адрес регистра управлящщего слова ППИ и сигнал СИЛ.

Аналогично блок связи дешифрует и запоминает адрес ° После этого блок

2 < сопряжения снимает адрес и помещает данные на магистраль 10. Данные являются управляющим словом, по коду которого ППИ будет запрограммирован для работы в нулевом режиме, а порт А установлен в режим ввода информации (для примера). Затем блок сопряжения вырабатывает сигнап ВЫВОД, который поступает на первый вход приемника

11, на втором входе которого находится разрешающий потенциал с триггера

25. С выхода приемника 11 высокий уровень сигнала поступает на вход выбора режима буферного регистра 27, разрешая передачу данных с выходов приемников 14 и 15 (связи на фиг.2 не показаны) через буферный регистр

27 на входы DO-D7 ППИ.

Одновременно сигнал ВЫВОД с выхода приемника 11 через элемент. 19 задержки и элемент И-НЕ 23 поступает. низким уровнем на вход,WR ППИ, осуществляя запись дайных в РГУ. Таким образом в РГУ находится код, определяющий режим работы и направление передачи информации через порт А. В то же время сигнал ВЫВОД обеспечивает формирование сигнала СИП, поступая с выхода элемента И-НЕ 23 через элемент И-НЕ 22 и элемент 18 задержки на входы шинного формирователя 17.

Блок сопряжения принимает сигнал СИП и снимает сигнал ВЫВОД. По снятии сигнала ВЫВОД на выходе шинного формирователя 17 снимается сигнал СИП, завершая операцию приема данных. Блок сопряжения снимает сигнал СИА, завеошая цикл ВЫВОД.

Ввод-вывод информации °

Ввод (вывод) информации в (из) порта А (в (из) обслуживаемого ВУ) производит блок 1, через блок 2 в цикле ВВОД или ВЫВОД соответственно и аналогичен операциям с установкой на магистрали 9 адреса порта А.

Обмен информацией по магистрали 10 между блоками 6 первого уровня и блоком 7 связи аналогиче:< описанному.

Блок умощнения магистрали (фиг.5) обеспечивает прохождение из магистрали 9 в магистраль 9 и обратно сигналов общей шины с восстановлением временных соотношений. Блок работает в трех режимах: програжшом, прямого доступа, передачи вектора прерллвания.

В программном режиме блок осуществляет передачу информации под угравлением эадатчика, расположенного со стороны магистрали 9, . Признак работы в программном режиме — отсутствие сигналов ПВ (линия 87) и ППР (лirния 95).

При работе в програмл1ном режиме магистральные приемники 60, 58, 54, 50, 52 и 56 сигналов ПУСК ЗУ, БАЙТ, ВВОД, ВЫВОД, СИА и ВУ включены;ля приема со стороны магистрали ч<, а магистральный приемник 48 (для сигнала СЫЧ) — со стороны магистрали 9

Передатчики. 81 и 82 скоммутированы для трансляции из 9, и 9

Передача информации через умощнитель магистрали происходит следующим образом.

Адрес обращения иэ магистрали 9< поступает через приемный регистр 79 и передатчик 8? в магистрал 9

Сигналы BY и БАЙТ с магистра.ш через приемники 56 и 58, элементы РЛИ

69 и 71 поступают на вход ÓÌÓ 8 >.

1424024

На фиг. 8 и9 приведен алгоритм функционирования УИУ в программном режиме. После установки регистра 112 адреса микрокоманд (фиг.6) в нулевое состоянйе из ПЗУ 113 выбирается перва микрокоманда ми.<ропрограммы, обеспечивающей логику функционирования

УМУ. Выполнение микропрограммы начинается с анализа сигнала BY поступа- 10 ющего на вход 98 УИУ 83.

При обнаружении сигнала УИУ начинает анализировать сигнал БАЙТ, поступающий на вход 99.

Наличие сигнала БАЙТ в цикле адреса определяет передачу данных в режиме ВВОД, а отсутствие сигнала

БАЙТ вЂ” передачу данных в режиме ВЫВОД .

Передача данных в режиме ВВОД. 20

УИУ в соответствии с алгоритмом (фиг.8) анализирует сигнал СИА на входе 97 и при обнаружении сигнала формирует на выходе 105 сигнал блокировки записи адреса ADO-AD15, поступающего из магистрали 9 в регистр

79, и сигналы на выходах 108 и 106, разрешающие прохождение сигналов BY

ПУСК ЗУ через магистральные переатчики 77 и 73 в магистраль 9 . Да- 30 .ее УИУ формирует на выходе 102 по."енциал, разрешающий прэхо:ьдение сигнала СИА через магистральный передатчик 75 и магистраль ".. . Затем форми.

„ ется сигнал »а выходе 104 раэреша;лргй передачу данных из магистрали

9z -.эрез регистр 80 и передатчик 81 з магистраль 9< . - Г 4 рмируется сиггап, раэрешак 1и, .г.эхождени» сигнала

ВВОД через передатчик 67 иэ магист,.ли 9, в магие;* . ль 9

Сбр . "Г „1; "*f эдит по окончании

ijfi..г.f " pt,. iû÷è данньп г по снятии . HTнал СИА. Переда-а данных и сброс

45 МУ в . ежпме ВЫВОД происходит анало:. ично рс.жиму ВВ " ;,a исключением певца»ET cHI наггэ В! iг. ." B M."i T Hc7 раль 9z, Работа УИУ в режиме прямого доступа отличается от работы в программном режиме расположением задатчика со

-,.тороны магистрали 9< и задается сигчалом ПВ (линия 87).

Алгоритм работы УИУ в режиме передачи вектора прерывания представлен ча фггг 10, Приэн- .к передачи artpeca вектора прерывания формируется при наличии игналов ППР и ВВОД на входах 101 и 100 УИУ 83. На выходе 104 УИУ устанавливается сигнал, обеспечивающий передачу кода адреса вектора из магистрали 9 в магистраль 9, . Сигнал ППР через передатчик 85 транслируется в магистраль 9 . Сигнал ВВОД при наличии сигнала на вьгходе 109 УИУ транслируется в магистраль 9 .

Приемопередатчик сигнала СИП ском. мутирован для передачи из магистрали

9 в магистраль 9, .

Сброс УИУ происходит при пропадании одного из сигналов ППР или ВВОД.

Все остальные сигналы магистрапей 9, и 9 проходят транзитом через группу присьгопередатчиков 86. формул а изобретения

1. Система сбора и обработки информации, с<держащая первый и второй вычислительные блоки второго уровня, первый и второй блоки сопряжения, первую и нторук1 группы блоков обработки информации, первые входы-выходы первого блока сопряжения соединены с первыми входами †выхода второго блока согряжения, о т л и ч а ю щ а я с я тем, что, с целью повышения быстродействия спстеиь за счет уменьше ния времени подклю еггия каналов к вычислительным блокам, в нее дополнитель»о введены блок умощ»ения магистрали, T)JIoK арбитра магистрали, входь1выходы которого соединены с входамивьгсодами блоков обработки информации яг эрой группы, первые вход ..-выходы блока умощнения магистрали соеггинены с первыми входами-выхода".è первого

1f второго"блоков сопряжения и входа и-выходами блоков обработки информации г ервой группы, вторьге входы-выходы блока умощнения магистрали соеди»ены с входами-выходами блоков обра:-отки информаггии второй группы, вхо,.-ьыходы первого и второго вычислигельных блоков второго уров чя соеди»ены с вторыми входами-выходами пер-. вого и второго блоков сопряжения соответственно.

2. Система Tlo и ° 1, о т и и ч а ющ а я с я тем, чтэ каждыйг блок обработки информации первой группы содержит блок сопряжения, вычислительный блок первого уровня, б.ок связи и группу из И информационных входов-. выходов системы, К-с информационные входы-выходы системы. где Е. = 1, ..., М

I!

12

1424024

1 оединены с K-ми входами-выходами блока связи, (M+1)-е входы-выходы блока связи соединены с первыми входаки-выходами вычислительного блока

5 первого уровня, вторые входы-выходы которого соединены с первыми входамивыходами блока сопряжения, вторые входы-выходы которого являются входами-выходами блока обработки информа- 1р ции первой группы.

3. Система по и .1, о т л и ч а ющ а я с я тем, что каждый блок обработки информации второй группы содержит блок связи и группу иэ М информаеиоииых входов-выходов системы, К-е входы-выходы систегы (где К - 1, ..., М) соединены К-ми входами-выходами б ока связи, (М+1)-е входы-выходы которого являются входами-выходами блока обработки информации второй гру.чпы.

1424024

1424024

1424024

1424024

1uucrna

4налисигнала Nн.а Ь оде УВ

ВУ пас тупил?

Hem

Анализ сигнала ВАИТ на бноде 99

11ет

ВюЫ

Вбод

Аналл сигнала СИА на бкаде 97

Чнпон на сигнала лакиобки адреса на б иоде

Устана насигн па азрешения Ву на ьт е 10В

Чиано к с нала азрешеиия А на о коде

107

Фиг В

Анапа с гнала СИА на бкаде 97

Ж4

nc cmgnvn? стано на сигнала пони робки адреса на быкоде

Чстано на гигналарм. шения ВУна быкоде 10Â

Чстано на сигнала разрешения ПУСК.УУ на б аоде!06

6АЙ Т поступил

СИА

nocmpnun?

1424024

Ыыг 10

Составитель О.Гречухина

Техред N.Ìîðãåíòàë Корректор О.Кравцова

Редактор Л.Пчолинская

Тираж 704 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Заказ 4689/52

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4