Приемник синхросигнала

Приемник синхросигнала

Иллюстрации

Показать все

Реферат

 

Изобретение относится к технике связи и м.б. использовано при разработке импульсных систем передачи. Цель изобретения - расширение диапазона синхронизагщи путем увеличения кол-ва стробируемых тактовых интервалов . Приемник синхросигнала содержит селектор 1 синхросигнала, блок 2 поиска синхронизма, который содержит триггер 4, элементы И 5.1, 5.2, 5.3, делитель частоты 6.1, элемент ЗАПРЕТ 7, накопитель 8 по входу в синхронизм, а также блок 3 удержания синхронизма. Поставленная цель достигается введением в блок 2 поиска синхронизма расширителей 9.1 и 9.2 импульсов, а блок 3 удержания выполнен в виде последовательно соединенных коммутатора 11, делителя частоты 6.2 и регистра 10 сдвига, выходы которого соединены с информационными входами блока 12 стробирования. 3 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

„„SU„„1424129 А1

tsv 4 Н 04 1 7/00

ВСЕС0%36АЯ, 13,"," . 1: ьЫБЛ,! ::

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

flO ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 4059268/24-09 (22) 23. 04. 86 (46) 15.09.88. Бюл. К- 34 (75) А. H. Журавлев, С. А. Вялов и А. С. Данилин (53) 621.373.1(088.8) (56) Левин Л. С. Плоткин М. A. Цифровые системы передачи информации.

И.: Радио и связь, 1982, рис. 4.3. (54) ПРИЕИНИК СИНХРОСИГНАЛА (57) Изобретение относится к технике связи и и.б. использовано при разработке импульсных систем передачи.

Цель изобретения - расширение диапазона синхронизации путем увеличения кол-ва стробируемых тактовых интервалов. Приемник синхросигнала содержит селектор 1 синхросигнала, блок 2 поиска cHHxpoHH3McL> который содержит триггер 4, элементы И 5.1, 5.2, 5.3, делитель частоты 6.1, элемент ЗАПРЕТ

7, накопитель 8 по входу в синхрониэм, а также блок 3 удержания синхронизма.

Поставленная цель достигается введением в блок 2 поиска синхронизма расширителей 9.1 и 9.2 импульсов, а блок

3 удержания выполнен в виде последовательно соединенных коммутатора 11, делителя частоты 6.2 и регистра 10 сдвига, выходы которого соединены с информационными входами блока 12 стробирования. 3 ил.

14241 29

Изобретение относится к технике связи, а именно к устройствам для цикловой синхронизации приемной аппаратуры, и может быть использовано при разработке импульсных систем передачи.

Целью изобретения является расширение диапазона синхронизации путем увеличения количества стробируемых 10 тактовых интервалов.

На фиг. ) представлена электрическая структурная схема приемника синхросигнала; на фиг. 2 — структурная электрическая схема накопителя по 15 входу в сннхронизм; на фиг. 3 — временные диаграммы, иллюстрирующие работу приемника синхросигнала.

Приемник синхросигнала содержит селектор 1 синхросигнала, блок 2 по- 20 иска синхронизма, блок 3 удержания синхрониэма, при. этом блок 2 поиска синхронизма содержит триггер 4, первый 5.1, второй 5 ° 2 и третий 5.3 элементы И, первый делитель 6.1 частоты,25 элемент ЗАПРЕТ 7, накопитель 8 по входу в синхронизм, первый 9.1 и второй 9 ° 2 расширители импульсов, а блок

3 удержания синхронизма содержит второй делитель 6.2 частоты, регистр 10 30 сдвига, коммутатор 11, блок 12 стробирования.

Накопитель 8 по входу в синхронизм (фиг. 2) содержит р D"триггеров 13.1—

13р, 35

Приемник синхросигнала работает следующим образом.

Исследуемый импульсный поток поступает на вход приемника, т.е. на вход селектора 1 синхросигнала. Этот 40 импульсный поток представляет собой групповой сигнал импульсной системы передачи с временным уплотнением информации. Поток составлен нз примыкакйцих ОднО к другОму кодовых слов дли- 45 нОй m + n räþ m и и количество логических символов в синхросигнале и информационной группе (в рассматриваемом случае ш 8, m + n = 1056), Предварительно блок выделения так- 50 товых импульсов (не показан) формирует из импульсного потока последовательность тактовых импульсов, синхронную с импульсным потоком, которая поступает на тактовый вход приемника и далее на вход первого делителя 6.1 частоты, на выходе которого образуются импульсы с частотой циклов F/(m+n) с произвольной фазой относительно входного импульсного потока (здесь

F — тактовая частота) . Главная задача приемника — обеспечить правильную фазировку выходных импульсов (управляющих для остального приемного оборудования) и импульсного потока, который подлежит обработке в приемном оборудовании.

С выхода первого делителя 6.1 частоты несинхронизированные цикловые импульсы (фиг. Зв) поступают на первый вхсд триггера 4 и устанавливают на его выходе (фиг. Зг) потенциал логической "1", поступающей на вход первого элемента И 5.1. По истечении некоторого времени на другой его вход (фиг. 3a) через вход блока 2 поступает с выхода селектора 1 синхросигнала синхроимпульс или ложный импульс, который r:ðîõoäèò на сигнальный вход (фиг. Зб) первого расширителя 9.1 импульсов, на тактовый вход которого поданы тактовые импульсы.

Пусть это будет один из ложных импульсов (случай "o("). При этом на вълоде первого расширителя 9.1 формируется короткий импульс (фиг. Зд), задержанный относительно входного импу:.ьса на один тактовый интервал.

Этот импульс поступает на вход триггера 4 и перебрасывает его в состояние логического "0", сигнал (фиг. Зг) которого на входе первого элемента И

-5.1 запрещает дальнейшее грохождение импульсов через него с входа блока

2. Этот же импульс (фиг. Зд) подается на управляющий вход первого делителя 6,1 и устанавливает его триггеры В начальное состояние а (а „, а ...а ), где а, .= 0 или 1, l...,,q а, — количество тактовых интервалов, укладывающихся между импульсами на его выходе (фиг. Зв) и входе (фиг. Зд) в режиме установившегося синхронизма (фаэировки). При этом импульсы на входах элементов

И 5.2 (фиг. Зм,л), 5.3, ЗАПРЕТ (фиг. Зе,ж) и блока 12 стробирования (фиг. Зп,т) не совпадают, поэтому на выходах элементов И 5.2; 5.3 и блока

l2 стробирования импульсы не формирую тс я, а н а выходе элемента ЗАПРЕТ 7 формируется импульс (фиг. Зи), устанавливающий накопитель 8 по входу в синхронизм в нулевое состояние (сигнал на выходе принимает значение логического "0"), который поступает з

1424129 на управляющий вход коммутатора 11. числа д тактовых интервалов, на выB этом случае коммутатор 11 пропус- ходах Е и M расшири сши ителей 9.1 и 9.2 кает на выход сигналы с первого сво- осуществляется их распырение его. входа (фиг. 3x). (фиг ° Зе м) е Так cJI7÷È

Второй делитель 6.2 частоты рабо- никает при наличии в цифровом потоке тает автономно и сохраняет установив- одиночных положител ожительннх или отрицапяйся ранее режим синхронизма (до тельных вставок. срыва синхронизма), поскольку импуль- При срыве синхронизации на выходе сы (фиг. Зф) с его выхода через ре- 10 элемента ЗАПРЕТ 7 в каждом цикле цифгистр 10 сдвига поступают опять иа . рового потока формируется импульс, управляющий вход второго делителя 6. 2 который поступает на управляющий частоты (фиг. Зд) . вход накопителя 8 и устанавливает на

Следукщий импульс с выхода первого его выходе сигнал " " (ф . 3 ). Э делителя 6.1 частоты (фиг. Зв) уста- 15 сигналом коммутатор l l переключаетс

1 l пе еключается навливает на выходе триггера 4 сигнал в правое положение жение и блок 3 удержания

"1" (фиг. Зг) и цикл повторяется. синхронизма переходит в релсим автоПри этом от цикла к циклу происходит номной работы (описаннои выше). постепенное смещение во времени импульсов на выходе первого делителя 20 Ф о р м у л а и а и з о б р е т е н и я

6.1 частоты (фиг. Зв) к концу цикла импульсного потока, который в конце ик синх осигнала, содержащий цикла фазируется синхросигналом последовате овательно соединенные селектор (фиг. За). синхросигнала, сигнальный вход котоПоследующий импульс с выхода пер- >5 рого является сигнальным входом прннала блок поиска вого делителя 6.1 частоты образуется емника синхросигнала, уже в нужной фазе (случай ь ). ри ) П сннхронизма и блок удержания синхронизма объединенные тактовые входы этом на входах третьего элемента низма, И 5.3 импульсы (фиг. е,ж и (ф 3 ) ояв- селектора синхросигнала и блока поляются одновременно, запирают элемент 30 иска р ю, синх онизма являются тактовым

ЗАПРЕТ 7, а выходкой сигнал 1 по- входом приемника !! !! и иемника синхросигнала, принак они тел я чем блок поиска синхронизма содержит ступает на тактовый вход наконител последовательно соединенные триггер

8 в котором первый триггер

У (фиг. 2) формирует на выходе сигнал и первый элеме, р элемент И первый делитель

"О". По прошествии P циклов импульс- 35 частоты, вт р р о ой и т етий элементы И, ного потока все триггеры т игге ы 13 обнуляют- элемент ЗАПРЕТ и накопитель по входу ся а на выходе накопителя образуется в синхронизм, выход которого являетФ сигнал "1". Этот сигнал переключает ся первым выходом то ом блока поиска синв левое положение коммутатор 11 ко- хронизма, сигHBJIbHbIH вход которого торый начинает пропускать сигналы l 40 является втор . д .

1! t!

ым вхо ом первого эле(фиг ° Зн) с входа на выход (фиг. Зу) мента И, тактовый вход первого делии далее на управляющий вход второго теля часто ты является тактовым в одом делителя 6° . 2 wacTovbr У которого цепь блока поиска синхронизма, о т л иобратной связи по первому входу ком- ч а ю щ и с я тем что, с целью ! мутатора 11 оказывается. разсмкнутои 45 расширения диа пазона синхронизации (фиг. Зх). На этом процесс перехода путем увеличения коли ия количества стробиприемника B режим установившегося снн- руемых та ктовых интервалов, введены в блок поиска синхронизма первый и хронизма завершается. второй расширители импульсов, тактоВ этом режиме импульс логического вый вход которого объединен с такто0 (фиг. Зп) на дополнительном входе 50 вым входом первого расширителя имблока 12 стробирования сов по !! 1 !! пульсов и соединен с тактовым входом в емени с импульсом логической време первого делителя частоты, выход ко(фиг. Зт) на одном из его входов, а торого соединен с сигнальными входана о ном из pro выходов формируется на д

3 ) . ми второго расширителя импульсов и импу уп имп льс управления (фиг. у триггера, к установочному входу котоЧтобы не нарушалось условие совпарого подключен установочный вход пердения импульс ов в случае опоздания вого делителя частоты и первый вьмод или прежд р ев еменного поступления синпервого расширителя импульсов, к сигхросигнала в пределах допустимого

14241

Г П

1.Г л м и

om рис. У

Составитель И. Гр,ë.öèàíñêàÿ

Редактор А. Маковская Техред JI. Олийнык Корректор В, Романенко

Тираж 660

Подписное

Заказ 4698/57

BIIYJiIIH Государственного комитета СССР по делам изобретений и о-крытий

113035, Москва, Ж-35, Раушг.к; я наб., д. 4/5

1 роизводствелио-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4 нальному входу которого подключен вьг ход первого элемента И, второй вьгход первого расширителя импульсов является вторым выходом блока поиска син5 хронизма, третьим выходом которого является выход второго элемента И, к первому и второму входам которого подключены соответственно третий выход первого расширителя импульсов и 1О первыи выход второго расширителя импульсов, второй выход которого соединен с входом "Запрет" элемента ЗАПРЕТ и первым входом третьего элемента И, к второму входу которого под- 15 ключен вход разрешения элемента ЗАПРЕТ и четвертый выход первого расширителя импульсов, выход третьего элемента И соединен с тактовым входом накопителя по Входу В синхронизм> 20 к управляющему вхолу которого подключен выход элемента ЗАПРЕТ, при этом к второму и третьему входам блока удержания синхронизма подключены соответствующие выходы блока поиска 25

29 6 синхронизма, к тактовому входу блока удержания синхронизма подключен тактовый вход приемника синхроснгнала, а блок удержания синхронизма выполнен в виде последовательно соединенных коммутатора, первый и второй управля кщие входы которого являются первым и третьим входами блока удержания синхронизма, второго делителя частоты и регистра сдвига, К выходов которого соединены с К информационными входами блока стробирования, К выходов которого являются выходами блока удер-. жания синхронизма и приемника синхросигнала, а дополнительный вход блока

=тробирования является вторым входом блока удержания синхронизма, к сигнальному входу коммутатора подключен дополнительный выход регистра сдвига, к тактовому входу которого подключен тактовый вход второго делителя частоты, который явняется тактовым входом блока удержания синхронизма. Л

Ю - 1—