Измеритель характеристик электрического сигнала

Измеритель характеристик электрического сигнала

Иллюстрации

Показать все

Реферат

 

Изобретение относится к области электроизмерительной и импульсной техники и может быть использовано для измерения времени нарастания, установления и выброса ненормированных переходных процессов. Цель изобретения - расширение функциональных возможностей и повышение точности измерения времени установления - дости Гается тем, что в измеритель характеристик злектрического сигнала, содержапщй генератор 1, два временных селектора 2, 3, счетчик импульсов 14, пересчетный блок 4, триггер 9, iамплитудные селекторы 5, 6, элемент И 11, введены программируемый резисторный делитель 16, инвертор 17, два сумматора 18, 19, два амплитудных селектора 7, 8 нижнего и верхнего уровней нарастания, счетчик импульсов 15, триггер 10, злемент И 12 и блок 20 определения установившегося значения и выброса злектрического сигнала. В состав блока 20 входят прецизионный резисторный делитель 21, второй инвертор 22, сумматор 23, зталонный источник 24опорного напряжения, селекторы 25- 27, одновибраторы 213 - 30, двух входовый злемент ИЛИ 31, триггер 32, счетчики 33 - 35, аналого-цифровой преобразователь 36, сумматор 37, арифметическо-логический блок 39. 1 з.п.ф-лы. 1 ил. (Л т

СОЮЗ СО8ЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

PECflY5fIHH

А1 (19) (11) (114 С 01 Е 29/02

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ABTOPGHOIVIY СВИДЕТЕЛЬСТВУ и

ГОСУДАРСТ8ЕННЫЙ КОМИТЕТ СССР

РО ДЕЛАМ ИЗОБРЕТЕНИЙ И OTHPblTHA (21) 4209669/24-21 (22) 16.03.87 (46) 07.10.88. Бюл. N 37 (?1) Специальное конструкторскотехнологическое бюро средств автоматизации (72) В,В.Антонов (53) 621.3!7.75 (088.8) (56) Авторское свидетельство СССР

У 1019392, кл. G 04 F 10/04, 1983. (54) ИЗМЕРИТЕЛЬ ХАРАКТЕРИСТИК ЭЛЕКТРИЧЕСКОГО СИГНАЛА (57) Изобретение относится к области электроизмерительной и импульсной техники и может быть использовано для измерения времени нарастания, установления и выброса ненормированных переходных процессов. Цель изобретения — расширение функциональных возможностей и повышение точности из1 мерения времени установления — дости 1гается тем, что в измеритель характеристик электрического сигнала содержащий генератор 1, два временных селектора 2, 3, счетчик импульсов

14, пересчетный блок 4, триггер 9,,амплитудные селекторы 5, 6, эле мент И 11, введены программируемый реэисторный делитель 16, инвертор 17, два сумматора 18, 19 два амплитудных селектора 7, 8 нижнего и верхнего уровней нарастания, счетчик импульсов 15, триггер 10, элемент И 12 и блок 20 определения установившегося значения и выброса электрического сигнала. В состав блока 20 входят прецизионный резисторный делитель 21, второй инвертор

22, сумматор 23, эталонный источник

Ф

24 опорного напряжения, селекторы

25 — 27, одновибраторы 28 — 30, двухвходовый элемент ИЛИ 31, триггер 32, счетчики 33 — 35, аналого-цифровой преобразователь 36, сумматор 37, арифметическо-логический блок 39.

1 з.п.ф-лы. 1 ил.

14 29053

Изобретение относится к электро1 измерительной и импульсной технике

: и может быть использовано для измерения временй нарастания, установления и выброса ненормированных переходных процессов, Цель изобретения - расширение, 4ункциональных возможностей за счет нормировки электрических сигналов и 10 определения времени нарастания и . выброса и повышение точности измерения времени установления путем устранения несинхронности запуска с началом участка нарастания переходной 15 характеристики.

На чертеже представлена функциональная схема измерителя.

Измеритель характеристик электри ческого сигнала содержит генератор 1, временные селекторы 2 и 3, пересчетный блок 4, амплитудные селекторы 5 и 6 верхнего и нижнего уровней установления, амплитудные селекторы 7 и

8 верхнего и нижнего уровней нараста- 25 ния, первый и второй триггеры 9 и 10, первый двухвходовый элемент И 11, второй четырехвходовый элемент И 12, первый одновибратор 13, первый и второй счетчики 14 и 15 импульсов, программируемый резисторный делитель 16, аналоговый инвертор 17, аналоговые сумматоры 18 и 19, блок 20 определения установившегося значения и выброса электрического сигнала.

В состав блока 20 определения 35 установившегося значения и выброса, входят прецизионный резисторный делитель 21,.второй инвертор 22 и сумматор 23, эталонный источник 24 опорного напряжения, селекторы нижнего приближения 25, поиска установившегося уровня 26, верхнего приближения

27, второй, третий и четвертый одновибраторы 28 — 30, двухвходовый элемент ИЛИ 31, триггер 32, реверсивный 45 счетчик 33 установившегося значения, счетчик 34 выброса, двухразрядный счетчик 35 установления, цифроаналоговый преобразователь 36, логические сумматор 37 и инверторы 38.I — 38.N, 50 арифметическо-логический блок 39, элементы 2И 40 и задержки 41.

Пересчбтный блок 4 включает в себя инвертор,, счетчик останова, логический компаратор, элемент 2И—

HE. Программируемый резисторный дели-, тель 16 состоит из резисторного делителя и программируемого коммутатора.

Одновибратор 29 составлен из отдельHblx моновибраторов и элемента ИЛИ.

Выход квантующего генератора 1 соединен с первыми входами временных селекторов 2 и 3 и второго элемента

И 12. Второй вход временного селектора 2 соединен с выходом первого триггера 9, а выход — со счетным входом первого счетчика 14 импульсов.

Второй вход временного селектора 3 совместно с вторым входом пересчетного блока 4 соединен с выходом первого элемента И 11, а выход — с первым входом блока 4. Второй вход второго элемента И 12 соединен с инверсным выходом амплитудного селектора

7 верхнего уровня нарастания через второй триггер 10, а третий вход элемента И 12 соединен непосредственно с инверсным выходом селектора

7 и через одновибратор 13 - с S-входом первого триггера 9..Четвертый вход элемента И 12 соединен с прямым, выходом селектора 8 нижнего уровня нарастания, а выход этого элемента со счетным входом второго счетчика

15 импульсов, выходом подключенного к третьему входу пересчетного блока

4, связанного вьмодом с R-входом триггера 9.. Первый элемент И 11 входами соединен с инверсным выходом селектора Sи прямым выходом селектора.

6 соответственно верхнего и нижнего уровней установления, Сигнальный вход блока 20 определения установившегося значения и выброса электрического сигнала соединен с инверсными входами селекторов 5 - 8, его выход блокировки — с их входами установки триггера памяти, а выход установления-с входом программируемого резисторного делителя 16 и с первыми входами аналоговых сумматоров 18 и 19.

Первый выход делителя 16 соединен через аналоговые инвертор 17 и сум«. маторы.18 и 19 с прямым входом селектора 5 верхнего уровня установления, ! а непосредственно — с прямым входом селектора б нижнего уровня установления. Второй и третий выходы делителя

16 соединены с прямыми входами селекторов верхнего уровня 7 и нижнего уровня 8 нарастания соответственно.

Измеритель характеристик электри-. ческого сигнала работает следующим образом.

Перед поиском установившегося значения электрического сигнала и

1429053 началом измерений триггеры 9, 10 и

32 и счетчики 14, 15 и 33 — 35 устанавливают в исходное состояние импульсом общего сброса, а триггеры

9 и 10 и счетчики 14 в пересчетном блоке 4 устанавливают в исходное состояние импульсом системного сброса перед проведением каждого второго и последующих измерений времени нарастания и установления при интерполяции зоны установления (цепи общего и системного сброса не показаны). При этом на выходе триггера 9 устанавливается низкий (запрещающий), а на выходах триггеров 10 и 32 — высокий (разрешающий) уровни напряжения. На выходах счетчиков 14, 15 и

33 — 35 устанавливается нулевой код.

Низким уровнем с выхода элемента

И 11, проинвертированным блоком 4 в высокий уровень, счетчик в пересчетном блоке 4 сбрасывается в исходное состояние и на его выходах устанавливается нулевой код. Внешним управляющим устройством устанавливается код управления делителя 16, равный половине зоны установления.

В исходном состоянии на входы триггера памяти селекторов 5 — 8 поступает низкий (переводящий триггер памяти из режима повторения текущего состояния компараторов в режим памяти предшествующего их состояния) уровень напряжения с выхода блокировки блока 20 и выхода второго разряда его счетчика 35, а на входы триггера памяти селекторов 25 — 27 блока 20— высокий (переводящий триггер памяти из режима памяти предшествующего состояния компараторов в режим повторения текущего их состояния) уровень с выхода инвертора 38.1.

Селекторы 5 — 8, 25 — 27 являются селекторами с встроенным триггером памяти и парафазным выходом (типа

KP 597СА2 "Ветрунге").

Резисторный делитель 21 блока 20 определения установившегося значения и выброса имеет следующее соотношение величин резисторов: К1:К2:КЗ:К4=

=1/6:1/3:1/3:1/6.

Соотношение резисторов образует циклическую триаду повторяющихся компараторных уровней, равноотстоящих один от другого на треть наименьшего приращения уровня напряжения с выхода цифроаналогового преобразователя

36 h U „„, равного по величине уровню с выхода эталонного источника 24 опорного напряжения.

При увеличении или уменьшении входного электрического сигнала в

5 пределах триады уровней 4 U /6, 4П„„„/2, 4 Б„,„„5/6 с выходов делителя

21 начинается сравнение в селекторах

25 — 27, одновибраторы 28 и 30 запускаются положительными перепадами с прямых выходов селекторов 25 и 27, Положительный перепад на прямом выходе селектора 27 появляется при пересечении входным сигналом снизу вверх уровня л U„„„ 5/6 с третьего выхода делителя 2 1 (монотонное увеличение сигнала), а положительный перепад на прямом выходе компаратора— при пересечении входным сигналом

2ц свеРхУ вниз УРовнЯ Ь 1) мин /6 с пеРвого выхода делителя 21 (монотонное уменьшение сигнала) .

При начале поступления исследуемого электрического сигнала по шине

25 "Входи измерителя на сигнальный вход блока 20 аналоговый сумматор 23 формирует разностный сигнал .

ЯК в» армии »

30 1-=1 где У℠— входное напряжение электрического сигнала;

hU" — i-e (наименьшее) приращение выходного напряжения цифроаналогового преобра35 зователя (в исходном состоянии на входе преобразователя 36 нулевой код, а на его выходе-нулевой уровень напряжения);

K — количество задействованных разрядов цифроаналогового преобразователя 36.

Поскольку в исходном состоянии на выходе преобразователя 36 присутству45 ет нулевой уровень напряжения, то на выходе аналогового инвертора 22-также нулевой уровень.

Когда разностный сигнал с выхода

50 аналогового сумматора 23 достигает уровня 6 У„,„„5/6, положительным перепадом селектора 27 верхнего приближения запускается одновибратор 30, вырабатывающий управляющий импульс пОложительнОи пОлярнОстиу кОтОрый поступает на вход суммирования реверсивного счетчика 33 и вызывает увеличение его кода на единицу и выходно" го уровня преобразователя 36 на.1429053

Ь Б,иии. Выходной уровень преобразоваеля 36 инвертируется в аналоговом нверторе 22 и формируется в аналогором сумматоре 23 в разностный сигнал

50 бк а мин

) уменьшающий входной электрический игнал íà g U „„ ° После каждого увеичения выходного кода счетчика 33 10 а единицу младшего разряда выходой уровень напряжения цифроаналогоого преобразователя 36 увеличиваетя на величину ЬП ии. Процесс верхего приближения продолжается до ех пор, пока не прекратится дальнейее приращение исследуемого сигйала. ти же импульсы управления проходят ерез открытый элемент 2И 40 (на втором входе этого элемента присутстйует высокий уровень с выхода триггера 32) на вход счетчика 34 импульсов, который подсчитывает импульсы управления максимума верхнего прибли жения.

После достижения максимума верхне то приближения входной сигнал начинает уменьшаться, и при пересечении уровня h U ии/6 с первого выхода делителя 21 появляется положительный перепад на выходе селектора 25 нижнего приближения, запускающий одновибратор .28, который вырабатывает первый импульс управления положительной полярности. Этот импульс управления поступает на вход вычита35 ния реверсивного счетчика 33 и вызывает первое уменьшение его выходного

1 ) кода на единицу, а проинвертированный импульс отрицательной полярности инвертором 38 опрокидывает триггер

32 в противоположное исходное состояние. На выходе триггера 32 появляется низкий (запрещающий) уровень напряжения, закрывающий элемент 2И 40 и тем самым препятствующий дальнейше- 45 му прохождению импульсов одновибратора 30 на вход счетчика 34, подсчитывающего абсолютную величину максимума входного сигнала

g8

Sx макс .— мии, =5 aU с =1 где E — - количество задействованных разрядов счетчика 34 выброса.

Первое уменьшение выходного кода реверсивного счетчика 33 на единицу 55 младшего разряда приведет к уменьшению выходного уровня напряжения преобразователя 36 Hà gU «

=U — лЦ = 11 пр Sx макс )иии — >и и

)= !

После каждого уменьшения выходного хода счетчика 33 на единицу уро-. вень выхода преобразователя 36 последовательно уменьшается, процесс нижнего приближения продолжается до прекращения дальнейшего снижения иследуемого сигнала.

Процессы последовательной смены нижнего и верхнего приближений продолжаются до тех пор, пока входной сигнал не прекратит пересечений уровней 5 U „„ /6, 6 U » 5/6 Попада ние входного сигнала в зону завершения поиска установившегося значения согласно выражению баии /6 (5U

Одновибратор 29 вырабатывает инвариантные импульсы управления относительно пересечений входным сигналом снизу и сверху (при увеличении и уменьшения сигнала разности Ь П) среднего уровня b.Б„иц/2 с второго выхода делителя 21. Положительному перепаду с прямого выхода компаратора 26 соответствует импульс положительной полярности одновибратора 29, а отрицательному его перепаду — импульс положительной полярности одновибратора 29. При однократном пересечении снизу уровня 6Бмии /2 одновибратором 29 вырабатывается импульс, а при пересечении этого уровня сверху вырабатывается импульс одновибратором 29. Одиночный импульс, проходя через элемент ИЛИ одновибратора 29, подсчитывается счетчиком 35, на выходе которого появляется код 01.

Когда не завершены процессы верхнего или нижнего приближений, то после каждого импульса одновибратора 29 вырабатывается управляющий импульс одновибратора 28 или 30 соответственно, проходя затем через элемент

ИЛИ 31 на вход установки счетчика 35 и устанавливая его вновь в исходное состояние. По завершении поиска установившегося значения вторым им-. пульсом одновибратора 29 на выходе счетчика устанавливается код 10.

". 429053

Высоким уровнем с выхода второго разряда счетчика 35, проинвертированным в низкий уровень инвертором 38,1, селекторы 25 — 27 по входу триггера

5 памяти переводятся из режима повторения текущего состояния компараторов в режим памяти их предшествующего состояния, предотвращая тем самым последующие ложные срабатывания селекторов

25 — 27 и сбои удержания установившегося уровня напряжения с выхода преобразователя 36 в случае случайных выходов входного сигнала за пределы зоны завершения поиска уста- 15 новившегося значения. На выходе счетчика 33 устанавливается код установившегося значения, а на -выходе преобразователя 36 — напряжение, уровень которого соответствует коду установившегося значения U c, °

В логическом сумматоре 37 происходит логическое сложение максимума исследуемого сигнала в прямом коде с выходов счетчика 34 и его установившегося уровня в инверсном коде после инвертирования прямого кода с выходов счетчика 33 в инверторах 38.2

38.N-1. На выходе сумматора 37 устанавливается код, соответствующий абсолютному значению выброса иссле30 дуемого сигнала

"вх мс кс П ст °

В арифметическо-логическом блоке

39 осуществляются последовательно опе 35 рации: сдвига влево кода абсолютного значения выброса с выхода сумматора 23 на один разряд; сравнения сдвинутого влево кода абсолютного значения выброса с кодом установив- 40 шегося уровня напряжения(при результате меньше осуществляется возврат в первую операцию; при результате больше или равно — вычитание кода установившегося уровня из сдвинуто- 45 го влево кода абсолютного значения выброса); возврата в первую операцию (при двухкратном сдвиге влево прекращается сдвиг запятой, означая отсчет результата в процентах); 50 повторения операции сравнения до сигнала переполнения (ограничения сдвига).

В результате на,выходе арифметического-логического блока 39 устанав- 55 ливается код, соответствующий .относительному значению выброса исследуемого сигнала в процентах.

HB этом завершается опрецеление установившегося уровня и выброса и начинается определение времени нарастания и установления электрического сигнала.

Резисторный делитель, входящий в состав резисторного делителя 16. имеет следующее соотношение величин резисторов: R1:...: R10: М 1: М 2

1/100:...:1/100:4/5:1/10.

Подключением выводов резисторов управляет программируемый коммутатор.

Подключение выхода делителя 16 осуществляется к селектору 6 нижнего уровня установления. Выход делителя 16 предназначен для формирования нижнего уровня установления. Формирование верхнего уровня установления осуществляется в двух аналоговых сумматорах 18 и 19. В сумматоре 18 выделяется разностное значение половины зоны установления по выражению

hUu, л. цст Н

1.1 где h U — значение эоны установления;

U „ — установившееся значение электрического сигнала;

- U н — проинвертированное значение нижнего уровня уста" новления в аналоговом инверторе 17.

В сумматоре 18 выделяется верхний уровень установления в соответствии с выражением

= ц, Я который затем поступает на селектор

5 верхнего уровня установления.

Одновременно с завершением определения установившегося уровня положительным перепадом с выхода второго разряда счетчика 35 в исследуемой системе по шине "Запуск" вновь запускается переходный процесс. Положительной перепад, задержанный в эле" менте 41 на время запуска нового переходного процесса и подачи испытательного сигнала на исследуемую систему, по входу триггера памяти переводит селекторы S — 8 из режима памяти предшествующего их состояния в режим повторения текущего состояния, тем самым подготавливая измеритель к измерению временных характеристик.

1429053

На вход программируемого резисторнЬго делителя 16 поступает установив1 шейся уровень напряжения У „ с выхода цифроаналогового преобразователя

3 . Кодом управления от внешнего устр йства предварительно подключается о ин из резисторов к выходу, y ñòàsaâл вая требуемую величину половины з ны установления. 10

За время задержки в элементе 41 г. оизводится запуск нового переходног процесса s исследуемой системе и дготавливаются селекторы 5 — 8 к оцессу измерения времени нарастая и установления. На инверсных выодох селекторов 5 и 7 установлен

|сокий уровень напряжения, а на рямых выходах селекторов 6 и 8— изкий уровень до поступления исслеуемого сигнала на инверсные входы електоров 5 - 8. При этом на выходах лементов 11 и 12 присутствует ниэий уровень напряжения, временной електор 3 закрыт. Временной селекор 2 также закрыт низким уровнем напряжения с выхода триггера 9. На

Выходе пересчетного блока 4 присутствует высокий уровень. Поэтому счетчики 14 и 15 остаются в исходном со<, тоянии

<

При поступлении исследуемого сигала на инверсные входы селекторов 5— ь начинается процесс измерения времени нарастания. При пересечении исследуемым сигналом уровня 0,1 U> с третьего выхода программируемого делителя 16 на прямом выходе компаратора 8 нижнего уровня нарастания появляется высокий уровень напряжения, 40 на выход элемента И 12 проходят импульсы квантующего генератора 1, которые подсчитываются счетчиком 15.

При. пересечении исследуемым сигналом уровня 0,9 U >, с второго выхода делителя 16 на инверсном выходе селектора 7 верхнего уровня нарастания появляется низкий уровень напряжения, который, опрокидывая триггер 10, устанавливает на выходе элемента И 12 низкий уровень, тем самым прекращая подсчет импульсов счетчиком 15. На выходе счетчика 15 фиксируется код, соответствующий времени нарастания электрического сигнала Т „. Размах колебательного уменьшения (вслед

55 за выбросом) электрического сигнала может пересечь сверху вниз уровень

0,9 U,, На инверсном выходе селектора 7 в этом случае появляется высокий уровень. Триггер 10 предотвращает появление ложных импульсов на выходе элемента И 12 и искажения результата измерения T счетчиком 15.

Тем же низким уровнем напряжения с инверсного выхода селектора 7 запускается одновибратор 13, вырабатывающий импульс отрицательной полярности, опрокидывающий триггер 10 в противоположное исходному состояние.

На выходе триггера 10 появляется высокий уровень напряжения, который открывает временной селектор 2, и счетчик 14 начинает подсчитывать импульсы квантующего генератора 1.

До пересечения исследуемым сигналом нижнего уровня установления U „ с первого выхода программируемого делителя 16 на выходе счетчика 15 находится код, соответствующий времени нарастания Т„. При неравенстве кодов блока 4 и счетчика 15 на выходе пе есчетного блока 4 устанавливается низкий уровень напряжения. На втором входе пересчетного блока 4 как и на первом присутствуют низкие уровни, а на выходе пересчетного блока 4 " высокий уровень. Поэтому триггер t0 не опрокидывается в исходное состояние.

При пересечении исследуемым сигналом нижнего уровня установления U > с первого выхода делителя 16 на прямом выходе селектора 6 нижнего уровня установления появляется высокий уровень напряжения, поступающий на второй вход элемента И 11, на первом входе которого присутствует высокий уровень с инверсного выхода селектора 5 верхнего уровня установления.

Временной селектор 3 открывается вы" соким уровнем с выхода элемента И 11 и через него начинают проходить импульсы квантующего генератора 1 на счетный вход счетчика останова пересчетного блока 4. Тем же высоким уровнем с выхода элемента И 11, проинвертированным в инверторе блока 4, счетчик по входу установки открывается и начинает подсчитывать импульсы с выхода временного селектора 3.

При пересечении исследуемым сигналом верхнего уровня установления с выхода аналогового сумматора 19 на инверсном выходе компаратора 5 верхнего уровня установления, появляется низкий уровень напряжения. На выходе элемента И 11 устанавливается низкий

1429053

12 уровень, закрывающий временной селектор 3. Счетчик останова блока 4 прек- ращает подсчитывать импульсы квантующего генератора 1. Этим же низким уровнем с выхода элемента И 11, проинвертированным инвертором блока 4 в высокий, счетчик блока 4 устанавливается в исходное состояние.

По завершении процесса нарастания ið исследуемого сигнала (прохождение первого экстремума — выброса) начинается процесс уменьшения сигнала, вновь открывается временной селектор

3 и счетчик блока 4 подсчитывает им15 пульсы генератора 1, а после пересечения уровня вновь счетчик блока 4 .устанавливается в исходное состояние.

В момент установления элемент И 11 удер*ивает временной сеаеКТор 3 открытом состоянии, а счетчик блока

4 — в состоянии непрерывного набора выходного кода. В момент совпадения выходного кода счетчика блока 4 с кодом T счетчика 15 схема сравнения кодов блока 4 вырабатывает высокий уровень напряжения, совпадающий с высоким уровнем с выхода элемента

И 11 и инвертирующийся в низкий уровень элементом 2И-НЕ блока 4. Отрицательным перепадом с выхода пересчетного блока 4 триггер 9 опрокидывается в исходное состояние. Отрицательный перепад с выхода триггера 9 подается на шину "Останов " для считывания результатов измерений и закры- 35 вает временной селектор 2, останавливая счетчик 14, на выходе которого фиксируется код, соответствующий времени установления электрического сигнала Т 40

Для целей интерполяции измерений

Т и Т относительно вариаций величины зонь1 установления используется системный сброс, устанавливающий триггеры 9 и 10 и счетчики 14 блока 45

4 в исходное состояние. Снимается испытательный перепад с исследуемой системы и подается импульс по цепи системного сброса. Затем подается новый код управления с внешнего устрой- 5п ства на программируемый коммутатор, запускается испытательный перепад на исследуемую систему и процессы измерения Т„ и Т повторяются вновь.

Измеритель характеристик электрического сигнала в двух запусках переходного процесса в исследуемых системах осуфествляет нормировку этого сигнала, определение относительной величины выброса в процентах и измерение времени нарастания и установления. Измеритель обеспечивает интерполяцию измерений времени установления, чть расширяет -возможности применения измерителя в автоматизированных комплексах контроля характеристик импульсных электрических сигналов.

Формула изобретения

1. Измеритель характеристик электрического сигнала, содержащий генератор, выход которого подключен к первым входам первого и второго временных селекторов, выход первого из которых соединен со счетным вхо-. дом первого счетчика импульсов, а выход второго временного селектора подключен к первому входу пересчетного блока, выходом соединенного через

R-вход первого триггера к второму входу первого временного селектора, амплитудные селекторы нижнего и верхнего уровней установления и первый элемент И, входами соединенный с прямым выходом амплитудного селектора нижнего и с инверсным выходом амплитудного селектора верхнего уровней установления, объединенных инверсными входами с входом измерителя, а выходом подключенный к второму входу второго временного селектора, о т л ич а ю шийся тем, что, с целью расширения функциональных возможностей и повышения точности измерений, в него введены программируемый резисторный делитель, инвертор, два сумматора, два амплитудных селектора нижнего и верхнего уровней нарастания, формирователь импульсов, вторые счетчик импульсов, триггер и элемент

И, а также блок определения установившегося значения и выброса электрического сигнала, выход установления которого подключен к входу программируемого резисторного делителя и к первым входам сумматоров, выход бло" кировки соединен с входами установки амплитудных селекторов уровней установления и нарастания, а сигнальный вход соединен с инверсными входами первого и второго амплитудных селекторов уровней нарастания и с входом измерителя, первый выход . программируемого резисторного делите1429053

13

14 пя соединен непосредственно с пряь.ым входом амплитудного селектора нижне го уровня установления, а через ин. Вертор и два последовательно соединен5 ных сумматора - с прямым входом ам шитудного селектора верхнего уровня

1 установления, второй и третий выходы рограммируемого реэисторного делитея подключены к прямым входам амплитудных селекторов соответственно верхнего и нижнего уровней нарастания, инверсный выход амплитудного

1 селектора верхнего уровня нарастания соединен с третьим входом второго элемента И непосредственно а с вто рым его входом — через второй триг., гер и подключен к S-входу первого триггера через первый одновибратор, к первому входу второго элемента И 20 ,подключен выход квантующего генератора, а к его четвертому входу — пря-!

iMoA выход амплитудного селектора ниж,, него уровня нарастания, выход допол,нительного элемента И соединен через

:второй счетчик импульсов с третьим входом пересчетного блока, к второму входу которого подключен выход первого элемента И.

2. Измеритель по п. 1, о т л и— ч а ю шийся тем, что блок определения установившегося значения и ,выброса электрического сигнала со,держит резисторный делитель, инвер,.тор, сумматор, источник опорного на,пряжения, селекторы верхнего и нижне; 35 ! го приближения и поиска установивше гося уровня, три одновибратора, эле:мент ИЛИ, триггер, счетчик установившегося значения, счетчик выброса, счетчик установления, цифроаналого- 40 вый преобразователь, логический сумматор, N логических инверторов, арифметическо-логический блок, элементы 2И и задержки, причем сигнальный вход соединен через сумматор с прямым вхо- 45 дом селектора нижнего приближения и с инверсными входами селекторов поиска установившегося уровня и верхнего приближения, выход блокировки через элемент задержки соединен с выходом второго разряда счетчика установления и с входом первого логического инвертора, выход которого соединен с входами селекторов нижнего и верхнего приближения, резисторного делителя, подключен к выходу источника опорного напряжения, первый выход реэисторного делителя соединен с инверсным входом селектора нижнего приближения, прямым входом подключенного через второй одновибратор к одному из входов элемента ИЛИ, к входу вычитания реверсивного счетчика установившегося значения, а через

N-й логический инвертор и триггер к одному из входов элемента 2И, второй и третий выходы реэисторного делителя соединены с прямыми входами соответственно селекторов поиска установившегося уровня и верхнего приближения, прямой выход верхнего приближения через третий одновибратор соединен с другими из входов элементов ИЛИ и 2И и с входом сумми-. рования счетчика установившегося значения, а прямой выход селектора поиска установившегося уровня через четвертый одновибратор соединен со счетным входом счетчика установления, входом установки подключенного к выходу элемента ИЛИ, выход элемента 2И соединен со счетным входом счетчика выброса, выходы которого подключены к входам первого слагаемого логического сумматора, с входами второго слагаемого которого через N-1 логических инверторов соединены входы цифроаналогового преобразователя и выходы счетчика установившегося значения, выход цифроаналогового преобразователя соединен с выходом установления блока, а через аналого-. вый инвертор — с другим входом сумматора, выходы логического сумматора и выходы счетчика установившегося значения соединены с входами делимого и делителя соответственно арифметическо-логического блока.