Устройство для регистрации неисправностей

Устройство для регистрации неисправностей

Иллюстрации

Показать все

Реферат

 

Устройство относится к вычислительной технике и обеспечивает регистрацию логических состояний или временных диаграмм контролируемого блока и передачу этой информации в ЭВМ, Регистрация и передача в ЭВМ временных диаграмм охвачена контролем. Цель изобретения - повьшение достоверности регистрации. Устройство содержит формирователь синхроимпульсов

СОЮЗ СОВЕ ТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

ОПИСАНИЕ И306РЕТЕНИЯ / " ;, Н А BTOPCHOMY СВИДЕТЕЛЬСТВУ

" "- Я (54) УСТРОЙСТВО ДЛЯ РЕГИСТРАЦИИ НЕИСПРАВНОСТЕЙ (2 1 ) 408371) /24-24 (22) 23,05, 86 (46) 07.)0.88. Вкщ, № 37 (72) А.В.Дрозд, Е.Л.Полин, О.П.Гусева, В.Л.Панченко, В.В.Лебедь и Н.И.Плиц (53) 681. 3(088. 8) (56) Авторское свидетельство СССР № 744580, кл. 0 06 У 11/00, 1976.

Авторское свидетельство СССР № 1236488, кл. G 06 F 11/00, 1984.

SU 142 116 А 1 (51)4 а 06 F 11 00 (57) Устройство относится к вычислительной технике и обеспечивает регистрацию логических состояний или временных диаграмм контролируемого блока и передачу этой информации в

ЭВМ, Регистрация и передача в ЭВМ временных диаграмм охвачена контролем.

Цель изобретения - повьппение достоверности регистрации. Устройство содержит формирователь синхроимпуль сов

1429116

15

4, тактирующий работу устройства, таймер 12, определяющий момент начала регистрации, триггер 8 и элемент

И 13, обеспечивающие в режиме регистрации логических состояний запись в узел памяти 19 состояний контролируемого блока в каждом такте синхронизации, счетчик адреса 20, обеспечивающий режимы записи и чтения для узлов памяти 18 и 19, и -коммутатор 16, переключающий устройство в режим передачи данных в ЭВМ. В режиме регистрации временных диаграмм узел сравнения 11 и элемент ИЛИ 15 с помощью регистров 3 и 7 выделяет такты изменения логических состояний либо пере1

Изобретение относится к вычислительной технике.

Цель изобретения — повьппение достоверности регистрации.

На фиг. 1 изображена структурная схема устройства; на фиг. 2 - счетчик адреса; на фиг. 3 — узел кднтроля; на фиг. 4, — временные диаграммы работы, Устройство. (фиг. 1)содержит счетчик

l элемент ИЛИ 2, регистр 3, формирова тель 4 синхроимпульсов, регистр 5,, счетчик 6, регистр 7, триггер 8, сумматор 9, регистр 10, узел 11 сравнения, таймер 12, элемент 13, регистр

l4, элемент ИЛИ 15, коммутатор 16, узел 17 контроля, узлы 18 и 19 памяти, счетчик 20 адреса, информационный вход 21 устройства, вход 22 синхронизации устройства, вход 23 установки устройства, вход 24 запуска устройства, вход 25 синхронизации устройства, контрольный выход 26 устройства, вы = ход 27 числа тактов работы, выход . 28 текущей информации, выход 29 номера байта регистрируемой информации.

Устройство обеспечивает регистрацию логических состояний или временных диаграмм контролируемого блока и передачу данных в ЭВМ.

Начало работы устройства задается сигналом "Пуск 1", поступающим через вход 24 запуска устройства на вход сброса триггера 8, Предыдущее значеполнения счетчика 6, определяющего длину временных интервалов с постоянным значением логических состояний.

Эти значения и длина интервалов записываются соответственно в узлы памяти 19 и 18. При передаче данных в

ЭВМ значения временных интервалов на сумматоре 9 и регистре 14 суммируются по модулю m, а результат сравнивается посредством узла контроля 17 с длиной всего анализируемого временного отрезка, подсчитанного счетчиком

1 и регистром 5 с точностью до модуля m. Результат сравнения передается в ЭВМ в качестве сигнала контроля регистрации временных диаграмм. 4 ил.

2 ние сигнала "Пуск 0" обеспечивает нулевое исходное состояние триггера 8.

В режиме регистрации логических состояний (фиг. 4а) на установочный вход триггера 8 через вход 23 устрой.ства поступает сигнал "Режим", устанавливающий триггер 8 в единичное состояние. Синхронизация устройства осуществляется синхроимпульсами ОИ, поступающими через синхровход 22 устройства на вход формирователя 4 и далее с его выхода на синхровходы триггера 8, регистров 7 и счетные входы счетчиков 6 и 1, синхровход узла 12 запуска и вход элемента И 13, Синхроимпульсами СИ тактируется работа устройства в каждом такте синхронизации регистрируемых логических состояний контролируемого блока, по" ступающее на информационный вход 21 устройства, запоминаетсй в регистре

3, а в следующем такте переписывает» ся в регистр 7. С выхода регистра 7 информация поступает на информационный вход узла 19 памяти и вход таймера 12. Таймер 12 хранит код начала регистрации и код 7 задержки регистрации (задаваемые, например, с помощью тумблерных переключателей). При совпадении входной информации с ко, дом начала регистрации таймер 12 отсчитывает 5 тактов синхронизации и инвертирует значение сигнала на выхо1429116 де. С этого момента времени (момент времени Т ) начинается регистрация логических состояний контролируемого блока. Единичное значение сигнала с выхода триггера 8 поступает на вход элемента И 13, обеспечивая прохождение синмросигналов с выхода узла 4 синхронизации через вход элемента И 13 на его выход и далее через информационный вход коммутатора 16 на его выход и синхровход счетчика

20 адреса. Сигнал с выхода таймера 12 поступает на вход 20 разделения счетчика, удерживая его выход в нулевом состоянии до момента времени Т . Начиная с момента времени Т синхросигнапы с выхода коммутатора 16 проходят на выход счетчика 20 в качестве вьг борки. Кроме того, начинает изменять свое состояние счетчик 20, формирукгщий сигналы адреса и Запись/Чтение".

Управляющие сигналы выборки адреса и "Запись/Чтение" (фиг. 3) поступают на выход 29 устройства, а также на управпякицие входы узлов )8 и 19 памяти, обеспечивая запись логических состояний контролируемого блока в узел 19 памяти в каждом такте синхронизации, начиная с нулевого адреса.

Процесс регистрации продолжается до момента заполнения узла )9 памяти по всем адресам. При этом устанавливается в единичное значение: старший разряд счетчика 20, вырабатывающий сигнал "Запись/Чтение". Этог сигнал поступает на управляющие входы узлов 18 и 19,.памяти, переводя их в режим чтения, а также на управляющий вход коммутатора 16, который подключает на выход и далее на первый вход счетчика 20 синхросигнапы от ЭВМ, поступающие через синхровход 25 устройства на второй информационный вход коммутатора 16. Под действием этих синхросигналов счетчик 20 вырабатывает сигналы выборки и адреса, обеспечивающие передачу информации из узла

19 памяти в ЭВМ (фиг. 4в) через информационный вход 2 8 у строй ств а.

Узлы 1, 2, 5, 6, 9, 10, 14, 17 и

18 в режиме регистрации логических состояний и в передаче этой информации в ЭВМ не участвуют. Информация, принимаемая в ЭВМ из узла 18 через второй информационный вход 27 устройства, не анализируется.

В режиме регистрации временных диаграмм (фиг. 4б)устройство запоми35

4g Показания счетчика 6 в каждом такте

55

15 ъ

30 нает логические состояния контролируемого блока в моменты изменения логических состояний или при переполнении счетчика 6, измеряющего интервалы времени между соседними изменениями состояний. Для этого логические состояния с информационного входа и выхода регистра 7 поступают на вход узла 11 сравнения, формирующего единичный импульс в такте изменения логического состояния. Этот импульс проходит через второй элемент ИЛИ 15 на информационный вход триггера 8, задерживается на нем на такт и с выхода триггера 8 поступает на вход элемента И 13, выделяя на его выходе единичный синхроимпульс. Синхроимпульс транслируется коммутатором 16 на первый вход первого узла памяти, а также через первый элемент ИЛИ 2 поступает на вход сброса счетчика б, обеспечивая его обнуление в начапе подсчета количества тактов следующего временного интервала л ь. Регистрция временных диаграмм начинается с момента времени Т, определяемого таймером 12. До момента времени То сигнал с выхода таймера 12 удерживает в нуле выход узла управления, а также счетчик по модулю ш и счетчик 6, входы сброса которых соединены с выходом узла 12 (непосредственно и через элемент ИЛИ 2 соответственно).

Начиная с момента Ть, счетчик 6 начинает отсчитывать такты синхронизации, измеряя длину временного интервала

М до ближайшего изменения логического состояния контролируемого блока. переписываются в регистр 10 и с его выхода поступают на информационный вход узла IB памяти. При изменении логического состояния единичный синхроимпульс поступает на счетный вход счетчика 20, формирующего сигнал вы" борки с последующим обновлением адреса. По сигналу выборки происходит зались в первый 19 и второй 18 узлы памяти логического состояния и предшествующего ему временного интервала соответственно. Если временной интервал nt, преж шает возможности счета счетчика 6, то на его выходе переполнения вырабатывается единичный импульс, объединяемый на элементе

ИЛИ 15 с сигналом, формируемым узлом

1 ) сравнения. Таким образом, обеспечивается запись в узлы 19 и 18 памя142911

Устройство для регистрации неис-

55 правностей, содержащее два узла памяти, таймер, счетчик адреса, коммутатор, узел сравнений, три регистра, первый счетчик, триггер, формирова- . тИ логических состояний и величин и В также при переполнении счетчика б.

Регистрация временных диаграмм и их передача н ЭВМ сопровождается контролем работы устройства, Контроль осуществляется путем проверхи длины анализируемого временного отезка, разбитого на интервалы дt. четчик 6 начинает отсчет интерваов дС с нулевого значения, поэтому аписываемые в память значения ь t а единицу меньше действительных ин временных интервалов, Количетво интервалов At анализируемого ременного отрезка определяется об ьеом памяти узлов 18 и 19: V=2, где — длина адреса узлов памяти. Таким бразом, длина анализируемого времен- 20

oro отрезка аТ определяется длиной нтервалов А1, увеличенной íà V

1 Ч д Т= а1„+7. ъ= 25

Устройство содержит систему кон-. троля, определяющую величину а Т „, путем непосредственного измерения и путем накопления суммы интервальв ат, при передачи в ЭВМ. Измерение величи- З0 ны ьТ„,О осуществляется счетчиком по модулю m 1, который начинает от« счет тактов синхронизации после момента времени То одновременно со счетчиком 6. Признаком завершения анализируемого временного отрезка служит переход в единичное состояние сигнала "Запись/Чтение" на выходе счетчика 20. Этот сигнал поступает на синхровход регистра 5, обеспечивая запоминание в нем величины ьТ поступающей на информационный вход регистра 5 с выходом счетчика по модулю m 1. Далее следует процесс передачи в ЭВМ, осуществляемый аналогично описанному. При этом величины at, считываемые в ЭВМ из узла 18 памяти, поступают также на второй вход сумматора по модулю m 9, образующего вместе с вторым контрольным регистром

14 накапливающий сумматор по модулю

m. Исходное нулевое значение суммы по модулю m обеспечивается до начала передачи информации в ЭВМ путем подачи на вход сброса контрольного регистра 14 сигнала "Запись/Чтение" с выхода узла 20 управления, Тактируется регистр 14 сигналом выборки, поступающим на его синхровход. Синхро

6 6 вход и вход сброса регистра 14 составляют его управляющий вход, К моменту завершения процесса передачи информации в ЭВМ на выходе регистра

14 формируется сумма S= > ь 1;, отличат=1 юшаяся от Л T,! на величину 7„,, Коды ЬТ,„и„! и S поступают с выходов соответственно контрольных регистров

5 и 14 на входы узла 17 контроля, который определяет сумму (Vmmy+S) о и сравнивает ее с кодом а Т 1,„. При несоответствии сравниваемых кодов на выходе узла 17 контроля формируется сигнал контроля К=1, указывающий на непр авильное функционирование устройства в процессе регистрации временных диаграмм или при передаче этой информации в ЭВМ. При правильной работе устройства сигнал контроля К=О, Сигнал контроля передается в

ЭВМ через контрольный выход 26 устройства.

На фиг. 4 приведены временные диаграммы работы устройства для случая

V=4. Счетчик 6 отсчитывает 4 временных интервала at, определяя их значения равными О, 1, 2 и 3, Их сумма по модулю ш=З, Б=О, а увеличенная на составляющую V р1 составляет Т

=l, Это же значение для анализируемого временного отрезка определяет счетчик по модулю m 1 и первый конттрольный регистр 5, принимаюгий код.

1 с выхода счетчика по модулю m 1 по фронту сигнала.

Узел 17 контроля может быть выполнен в виде сумматора по модулю m u схемы сравнения, причем первый вход сумматора по модулю m является входом узла контроля, другой вход которого является выходом схемы сравнения, другой вход которой соединен с выходом сумматора по модулю m, второй вход которого подключен к выходу константы V,ä, выход схемы сравнения является выходом узла 7 контроля.

Сумматор по модулю m определяет величину (V 1 +Я) которая сравнивается с кодом аТ„„,1, Формула из обретения

429116

7 1 тель синхроимпульсов, первый элемент

ИЛИ и элемент И, причем первый синхровход устройства соединен через формирователь синхроимпульсов со счетным входом первого счетчика, синхровходом первого, второго и третьего регистров, первым входом элемента И, синхровходами триггера и таймера, информационный вход первого регистра соединен с информационным входом устройства, выход первого регистра соединен с информационным входом второ-. го регистра и первым входом узла сравнения, второй вход которого соединен с выходом второго регистра, информационным входом первого узла памяти и информационным входом таймера, . выход "Равно" узла сравнения соединен с первым входом первого элемента

ИЛИ, второй вход которого соединен с выходом заема первого счетчика, вью ход первого элемента ИЛИ соединен с

D-входом триггера, входы установки и сброса которого является соответственно входамн запуска и установки устройства, выход триггера соединен с вторым входом элемента И, выход которого соединен с первым информацион. ным входом коммутатора, второй информационный вход которого является вторым синхровходом устройства, вы..» ! ход которых соединен со счетным входом счетчика адреса, вход разрешения которого соединен с выходом таймера, разрядные выходы счетчика адреса являются выходами потери байта регистрируемой информации устройства и соединены с управляющими входами коьгмутатора и адресными входами первого и второго узлов памяти, выходы которых соединены с выходами текущей информации устройства соответственно,,числа тактов работы соответственно, разрядные выходы счетчика соединены с информационнымн входами третьего регистра, выход которого соединен с информационным входом второго узла памяти, о т л и ч а ю щ е е с я тем, что, с целью повышения достоверности регистрации, устройство содержит второй.счетчик, узел контроля, сумматор и второй элемент ИЛИ, выход второго элемента ИЛИ соединен с входом сброса первого счетчика, первый вход второго элемента ИЛИ соединен с выходом элемента И, а второй вход второго

2р элемента ИЛИ вЂ” с выходом таймера и входом сброса второго счетчика, счетный вход которого соединен с выходом формирователя синхросигнала, выход второго счетчика соединен с информа25 ционным входом первого регистра, синхровход которого соединен с первым разрядным выходом счетчика адреса, а выход первого регистра соединен с первым входом узла контроля, выход

gp которого является контрольным выходом устройства, а второй вход узла контроля соединен с первым входом сумма» тора и выходом второго регистра, управляющий вход которого соединен с

З5 вторым разрядным выходом счетчика адреса, а информационный;.вход второго регистра — с выходом сумматора, второй вход которого соединен с выходом

4 второго узла памяти.

Умхсс ВЙ9са

Вассд мааи/сюааи

° ° ° ,!

Васс

Ырсса

Риг. 3

1429116

Составитель А. Сиротская

Редактор В.Бугренкова Техред Л. Сердюкова

Корректор В,Романенко

Тираж 704

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Подписное

Заказ 5127/46

Производственно-полиграфическое предприятие, r. Ужгород, ул. Проектная, 4

%ф г е 4 ф 4 Я

\ Ъ а

Ф3 % ФЪ,