Устройство для вычисления свертки

Устройство для вычисления свертки

Иллюстрации

Показать все

Реферат

 

Изобретение относится к области вычислительной техники и может быть использовано при построении специализированных вычислительных систем, функционирующих в реальном масштабе времени. Целью изобретения является упрощение устройства. Сокращение объема оборудования и упрощение связей в устройстве достигнуто за счет использования симметрии последовательности козффициентов и рациональной организации вычислительного процесса. Устройство содержит вычислительные блоки 1, каждый вычислительный блок содержит регистр 2 коэффициента, умножитель 3, регистры 4, 7, 8 результата , сумматоры 5, 6, элементы 9 памяти . 1 ил.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

И Д ВТОРСНОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО.ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 4219827/24-24 (22) 02.03.87 (46) 15.10.88. Бюл. Ф 38 (72) Ю,С.Каневский, В.А.Каустов, С.Г.Оврамекко и И.И.Синчук (53) 628.32(088.8) (56) Авторское свидетельство СССР

Ф 1198535, кл. G 06 F 15/353, 1984.

Авторское свидетельство СССР

У 1319045, кл. G 06 Ф 15/353, 1986. (54) УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ СВЕРТКИ (57) Изобретение относится к области вычислительной техники и может быть использовано при построении специалие

„„SU„„14 0965 А1 (51)4 С 06 F 15/353 зироваккых вычислительных систем, функционирующих в реальном масштабе времени. Целью изобретения является упрощение. устройства. Сокращение объема оборудования и упрощение связей в устройстве достигнуто эа счек использования симметрии последовательности коэффициентов и рациональной органи зации вычислительного процесса. Устройство содержит вычислительные блоки 1, каждый вычислительный блок содержит регистр 2 коэффициента, умножитель 3, регистры 4, 7, 8 результата, сумматоры 5, 6, элементы 9 памяти, 1 ил. 1430965

Изобретение относится к вычислительной технике и может быть использовано при построении специализированных систем, функционируюцих в реальном масштабе времени.

Цель изобретения — упрощение устройства °

Ца чертеже изображена структурная схема устройства, !О

Устройство содержит L групп по К/2 вычислительных блоков 1.1.1"1,L.К/2, Каждый вычислительный блок содержит регистр 2 коэффициента, умножитель 3, первый регистр 4 результа- 15 та, сумматор 5, дополнительный сумматор.б, третий регистр 7 результата, второй регистр 8 результата и элемен ть 9 памяти.

Устройство работает следующим об- 2Q разом.

Работа устройства для вычисления свертки иллюстрируется примером реализации цифрового двумерного фильтра, алгоритм функционирования которого 25 описывается уравнением

М

Y(n,m) K С h(1,k) х

0=1

Х (п-1+1, m-k+! ), (1) 30

1 где n=L,L + 1ь °; 11 m=KÝK+1,,N (!! — размер входного массива; L К— размер матрицы h(l,k) 1 коэффициентов импульсной характеристики цифрового фильтра); Х(п-1+1, m-k +I) — последовательность входных отсчетов.

С целью минимизации числа операций умножения и соответствующего уменьшения количества умножителей использу".. ется симметричная относительно середины каждой из строк матрица (h(|,k)) коэффициентов. С учетом симметрии:

kJ

Y(n,m) = ",Е 2 — h(l,k) Х(п-1+1,Р-k 1)+ !

"1 k= 45

+ X(n-l+1 m+k- К), (2)

Устройство в этом случае содержит

К/2 вычислительных блоков и (.=1) элементов, памяти, В регистре коэффициен- та вычислительного блока 1.1.К хранится коэффициент h(L-1+1, k).

Цикл работы устройства (интервал времени между поступлением двух очередных входных отсчетов) состоит из двух тактов. Первый такт включает время задержки на умножителе 3 и время записи в первый регистр 4 результата каждого иэ вычислительных блоков, второй такт — время задержки сумматоров и время записи во второй регистр результата.

Рассмотрим работу устройства при вычислении первого верного (после заполнения регистров устройства) выходного отсчета Y(I.,К). Вычисление

Y(L,Ê) начинается в первом цикле !.1..1-ым вычислительным блоком и заверщается в ((L- ) N+!<) -ом цикле вычислительным блоком ) L. . формула изобретения

Устройство для вычисления свертки, содержащее L групп вычислительных блоков по К/2 блоков в каждой группе (KiL) — длина последовательности коэффициентов 1, причем каждый вычислительный блок содержит два регистра результата, сумматор, умножитель и регистр коэффициента, выход которого подключен к первому входу умножителя, выход которого подключен к информационному входу первого регистра результата, выход которого соединен с первым входом сумматора, выход которого соединен с информационным входом второго регистра результата, причем вы" ход второго регистра результата i-го

)i — 1, 2,..., (К/2- 1)) вычислительного блока 1-й (1 = 1,2,...,1.) группы соединен с вторым входом сумматора (i+1)-го вычислительного блока 1-й. группы, о т л и ч а ю щ е е с я тем, что, с целью упрощения., устройство содержит L — i элементов памяти, а каждый вычислительный блок содержит дополнительный сумматор и третий регистр результата, причем выход первоI го регистра результата соединен с первым входом дополнительного сумматора, выход которого соединен с информационным входом третьего регистра результата, причем выход третьего реги-. стра результата (ь+!)-го вычислительного блока 1-й группы соединен с вторым входом дополнительного сумматора

i-ro вычислительного блока 1-й группы, выход второго регистра результата К/2-го вычислительного блока 1-й группы соединен с вторым входом дополнительного сумматора этого же блока, выход третьего регистра результата первого вычислительного блока 1-й группы, кроме последней,.соединен через соответствующий элемент памяти с вторым входом сумматора первого вычи143

Составитель В.Орлов

Редактор А.Ревин Техред Л.Сердюкова Корректор А.Обручар

Заказ 5344/51 Тираж 704 .Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб,, д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4 слительного блока (1+I)-й группы, второй вход сумматора первого вычислительного блока первой группы соединен с шиной нулевого потенциала, вторые входы всех умножителей соединены

Оее5 между собой и являются входом устройства, выход третьего регистра результата первого вычислительного блока

L-й группы является выходом устройства.