Самонастраивающийся регулятор

Самонастраивающийся регулятор

Иллюстрации

Показать все

Реферат

 

Изобретение предназначено для использования в системе управления нагревом и может быть применено в металлургии, химии, авиации. Цель изобретения - повышение точности управления . Параметры регулятора определяют в ходе управления градиентным Ь етодом с переменным шаговым множителем запаздьшания объекта управления с учетом инерционности объекта управления. Запаздьшание объекта управления находят путем определения момента реакции объекта управления на прямоугольный импульс, вырабатьшаемый Генератором и фОрмИройателем импульсов . 1 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 4088902/24-24 (22) 11.07.86 (46) 23.10.88. Бюл. У 39 (72) Н.П Павлухин, Н.В.Николаев, Ю.К.Кузин, Н.Н.Косаганов и В М.Борисов (53) 62-50(088.8)

{56) Авторское свидетельство СССР

Р 851386, кл. G 05 D 23/19, 1981.

Авторское свидетельство СССР

Н 699501, кл. G 05 D 23/19, 1979. ,{54) САИОНАСТРАИВАЮ1ЦИЙСЯ РЕГУЛЯТОР (57) Изобретение предназначено для использования в системе управления,.Я0,» 4 2458 А1 (51) 4 С 05 В 13/02 нагревом и может быть применено в металлургии, химии, авиации. Цель изобретения — повьппение точности управления. Параметры регулятора определяют в ходе управления градиентным методом с переменным шаговым множителем запаздывания объекта управления с учетом инерционности объекта управления. Запаздывание объекта управления находят путем определения момента реакции объекта управления на прямоугольный импульс, вырабатываемый генератором и формнрователем импульсов. 1 ил, )43

2458.g(t)dt.

3 ся с помощы второго дифференциатора

12, вход которого соединен с выходом датчика 1 температуры, и компаратора 13, вход которого соединен с выходом дифференциатора !2, Для устранения появления на выходе компаратора

13 ложного сигнала на его вход подается опорный сигнал, равный (Т „4 )„„„, на участке управления. Импульс с выхода компаратора 13 поступает íà второй вход триггера 19 и переводит его в нулевое состояние. Одновременно импульс с выхода компаратора 13 поступает через элемент 16 на второй вход элемента 17. В результате этого запрещается прохождение импульса с генератора 18 на триггер 19 и элемент 21. Импульс с выхода компаратора 13 после прохождения через первый блок 14 импульсной задержки поступает через элемент 24 на второй вход элемента 25, Код со счетчика 23 переписывается в регистр цифроаналогового преобразователя 26. Последний преобразует код в напряжение, пропорциональное времени Г, определяемое инерционностью объекта управления, Импульс с выхода первого блока 14 импульсной задержки поступает на 30 вход второго блока 15 импульсной задержки, выходной импульс которо1 о переводит триггеры счетчика 23 в нулевое состояние. После обнуления счетчика 23 процесс определения i может быть повторен.

Длительность задержки импульсов подбирается при наладке схемы. Перед началом работы регулятора на входы элементов 22 и 24 подаются импульсы для обнуления счетчика 23 и цифроаналогового преобразователя 26. Для запуска схемы по определению време.ни, определяемого инерционностью объекта управления, на вход элемента 17 подается сигнал запуска в виде постоянного единичного сигнала. Схема определения i с помощью импульсов

"Сброс счетчика" и "Запись в регистр

ЦАП" приводится в исходное состояние перед началом работы. 50

С выхода датчика 1 температуры сигнал, пропорциональный Tg(t) поступает на вход блока 27 временной задержки и первый вход суммирующего усилителя 28, на выходе которого образуется сигнал, пропорциональный разности Tg(t) — Tg(t — 2„ ).

С выхода суммирующего усилителя 9 сигнал U(t) поступ; ет на вход бло ка 31 временной задержки и первый вход суммирующего усилителя 32, на выходе которого образуется сигнал, пропорциональный разности U(t)

U(t —, ), На вхогы первого блока 33 деления поступают сигналы с выходов усилителей 28 и 32. На выходе первого блока 33 деления образуется сигнал, пропорциональный дТ9(К t) — Tg(t) Tg(t с1 )

au U(t) — U(t — ", )

С выхода элемента 3 сравнения сигнал E(t) поступает на вход квадратора 36, с вьгхода которого сигнал

2i

E (t) поступает на первый вход блока 37 умножения,. на второй вход кодТя(К t) тор..ro поступает сигнал с аи выхода первого блока 33 деления. На входе блока 37 образуется сигнал, ОФ (k jg ) пропорциональный . С вы1 хода элемента 3 сравнения сигнал () поступает на вход третьего дифференциатора 34 и второй вход блока 35 умножения. С выхода третьего дифференциатора 34 сигнал E(t) поступает на первый вход блока 35 умножения, на выходе которого образуется сигнал E(t) ° E (t). На входы блока 38 умножения поступают сигналы с выходов блоков 33 и 35.

На выходе блока 38 умножения образуется сигнал, пропорциональный

ЛФ(К;, ), . 3Tg(K1 tg

С выхода элемента 3 сравнения сигнал F(t) поступает на вход второго интегратора 29 и второй вход блока

30 умножения, на первый вход которого поступает сигнал Я(С)Й с выхода второго интегратора 29. На выходе блока 3Р умножения образуется сигнал

Е(г.) ) E(t)dt. о

На входы блока 39 умножения поступают сигналы с выходов блоков 30 и

33. На.выходе блока 39 образуется сигнал, пропорциональный

1 гФ(К;,t) () JTg(K; tg

3 0

5 14324

С выхода блока 37 умножения сигналы поступают на вход квадратора

40, на выходе которого образуется сигнал (- — ) . С выхода блока 38 умЗФ

dK ножения сигнал поступает на вход квадратора 41, на выходе которого обдФ разуется сигнал (" — ) . С выхода

dK восьмого блока 39 умножения сигнал поступает на вход квадратора 42, на выходе которого образуется сигнал

84 ак (— -) 2. Сигналы с выходов блоков 4042 йоступают на входы суммирующего усилителя 43, на выходе которого образуется сигнал, пропорциональный з (— -) аК, 20

С выхода блока 43 сигнал поступает на первый вход блока 55 умножения, на второй вход которого поступает сигнал с выхода цифроаналогового пре25 образователя, пропорциональный . На выходе блока 55 образуется сигнал, л ф 2 пропорциональный (--,-) ак, С выхода блока 37 сигнал поступает на первый вход блока 48 умножения, на второй вход которого поступает с сигнал, пропорциональный К> На выхо" де блока 48 образуется сигнал

ЛФ.

-"-К . С выхода блока 38 сигнал по,ЗК 1 ступает на первый вход блока 49 умножения, на второй вход которого поступает сигнал, пропорциональный К .

На выходе блока 49 образуется сиг- 40 дф. нал - — -К

3К

С выхода блока 39 сигнал поступает на первый вход блока 50 умножения, на второй вход которого поступает 45 сигнал, пропорциональный К . На выходе блока 50 образуется сигнал аф. — — К

BK

С выходов блоков 48-50 сигналы 50 поступают на входы суммирующего усилителя 54, на выходе которого обра3 дф э уе тс я сигнал —,Š— -К „.

;„аК, С выхода квадратора 36 сигнал по55 ступает на вход дифференциатора 44, на выходе которого образуется сигнал Ф. На входы суммирующего усили58 6 телл 56 поступают сигналы с выходов блоков 44 и 54, На выходе усилителя 56 образуется аф з,аф . сигнал — = Ф вЂ” 1 — — К. °

8t, 8К;

Сигналы с выходов блоков 26 и 56 поступают на входы блока 57 умножения, на выходе которого образуется

ЗФ сигнал — -- . На входы суммирующего с7 1: усилителя 58 поступают сигналы с выходов блоков 36 и 57. На выходе усилителя 58 образуется сигнал, пропороф циональный ф + — — 7, который noc"t тупает на первый вход второго блока

59 деления, на второй вход которого

84 . 2 поступает сигнал - (---) с выхода

;< дК, блока 55. На выходе блока 59 образуется сигнал, пропорциональный аф„. И 2 (+л ) = (ф + — 1)/; > ()2

Bt; < ак; который поступает на вторые входы блоков 45-47 умножения.

На первый вход блока 45 умножеаФ ния поступает сигнал — — — с выхода

8K i блока 27 умножения. На выходе блока

45 образуется сигнал К, (t + с ), который поступает на вход интегратора 51, на выходе которого образуется сигнал К,(t + ".), который затем поступает на второй вход блока 8 умножения.

На первый вход блока 46 умножения

Рф поступает сигнал — — — с выхода бло2 ка 38 умножения. На выходе блока 46 образуется сигнал K2(t + ), который поступает на вход интегратора 52, на выходе которого образуется сигнал

К2(в + ), который затем поступает на второй вход блока 7 умножения.

На первый вход блока 47 умножения аф поступает сигнал — --- с выхода блоBK ) ка 39 умножения. На выходе блока 47 образуется сигнал К (t + л ), который поступает на вход интегратора 53, на выходе которого образуется сигнал

К (+ ".), который затем поступает на второй вход блока 6 умножения.

Определение параметров регулятора

К,(t + .), К (t + ° ), К (е + с) в! 432458 процессе управления с учетом инерционности объекта градиентным методом с переменным шаговым множителем позволяет повысить точность управления.

Формула изобретения

Самонастраивающийся регулятор, содержащий датчик температуры и задат- . чик температуры, последовательно соединенные элемент сравнения, перЪый дифференциатор,.второй блок умножегп я, последовательно соединенные первый суммирующий усилитель, усилитель, исполнительный элемент, последовательно соединенные первый, интегратор и первый блок умножения, задатчик температуры соединен с неинвертирующим входом элемента сравнения, / выход датчика температуры соединен с инвертирующим входом элемента сравнения, выход которого соединен с входом первого интегратора,первым входом третьего блока умножения, а выходы первого, второго, третьего блоков умножения соединены с соответствующими входами первого суммирующего .усилителя, о т л и— ч ающийс я тем, что, с целью повышения точности управления, в него включены первый и второй блоки деления, последовательно соединенные второй дифференциатор, компаратор, первый блок импульсной задержки, второй блок импульсной задержки, последовательно соединенные первый элемент

ИЛИ, первый элемент И, последоваельно соединенные триггер и формирователь импульсов, последовательно, соединенные второй элемент И, счетчик, третий элемент И и цифроаналоговый преобразователь, последовательно соединенные первый блок временной задержки и второй суммирующий усили" .тель, последовательно соер,инеиные второй блок временной задержки, третий суммирующий усилитель, соединенный выходом с входом делимого первого блока деления, последовательно соединенные третий дифференциатор, четвертый блок умножения, пятый блок умножения, первый квадратор, последовательно соединенные второй квадратор, шестой блок умножения, третий квадратор, последовательно оединенные второй интегратор, седьмой блок умножения, восьмой блок умножения, четвертый квадратор, последователь5

55 но соединенные девятый блок умножения, третий интегратор, последовательно соединенные десятый блок умножения и четвертый интегратор, последовательно соединенные одиннадцатый блок умножения и пятый интегратор, последовательно соединенные четвертый суммирующий усилитель и двенадцатый блок умножения, послеловательно соединенные пятый суммирующий усилитель, шестой суммирующий усилитель, тринадцатый блок умножения, седьмой суммирующий усилитель, соединенный выходом с входом делимого второго блока деления, а также четвертый дифференциатор, четырнадцатый блок умножения, пятнадцатый блок умножения, шестнадцатый блок умножения, второй и третий элементы ИЛИ, генератор, выходы третьего и седьмого суммирующих усилителей соединены с входами делимого соответственно . первого и второго блоков деления, выход датчика температуры соединен с входом второго диффер нциатора, выход компаратора соединен с первым входом первого элемента ИЛИ и вторым входом триггера, выход которого соединен с первым входом второго элемента И, второй вход которого соединен с выходом первого элемента И, выход первого блока импульсной задержки соединен с третьим входом первого элемента ИЛИ, входом третьего элемента ИЛИ, выход которого соединен с вторым входом третьего элемента И, выход второго блока импульсной задержки соединен с входом второго элемента ИЛИ, выход которого соединен с вторым входом счетчика, а выход генератора соединен с вторым входом первого элемента И, выход формирователя импульсов соединен с входом первого суммирующего усилителя, выход цифроаналогового преобразователя соединен с вторым входом двенадцатого блока умножения и вторым входом тринадцатого блока умножения, вход второго блока временной задержки соединен с выходом датчика температуры и первым входом третьего суммирующего усилителя, выход первого суммирующего усилителя соединен с входом первого блока временной задержки и первым входом второго суммирующего усилителя, выход которого соединен с входом делителя первого блока деле.ния, выход которого соединен с вторы14 ми входами шестого, пятого и восьмого блоков умножения, выход элемента сравнения соединен с входом второго интегратора, вторым входом седьмого блока умножения, входом третьего дифференциатора, вторым входом четвертого блока умножения, входом вто" рого квадратора, выход которого соединен с входом четвертого дифференциатора и вторым входом седьмого суммирующего усилителя, выход четвертого дифференциатора соединен с вторым входом шестого суммирующего усилителя, выход шестого блока умножения соединен с первыми входами девятого и четырнадцатого блоков умножения, второй вход девятого блока умножения соединен с выходом второго блока деления, выход девятого блока умножения соединен с вторым входом четырнадцатого блока умножения, выход которого соединен с вторым входом пятого суммирующего усилителя, выход пятого блока умножения соединен с первыми входами десятого и шестнадцато32458 о го блоков умножения, второй вход десятого блока умножения соединен с выходами второго блока деления, выход десятого блока умножения соединен с вторым входом шестнадцатого блока умножения, выход восьмого блока умножения соединен с первыми входами одиннадцатого и пятнадцатого блоков умножения, второй вход одиннадцатого блока умножения соединен с выходом второго блока деления, выход одиннадцатого блока умножения соединен с вторым входом пятнадцатого блока умножения, выход которого соединен с третьим входом пятого суммирующего усилителя, выходы первого, третьего, четвертого квадраторов соединены с входами четвертого суммирующего усилителя, выход двенадцатого блока умножения соединен с входом делителя второго блока деления, выходы третьего, четвертого, пятого интеграторов соединены с вторыми

25 входами соответственно третьего, второго и первого блоков умножения.! 432458

Составитель А. Лащев

Редактор А. Козориз Техред Л.Сердюкова Корректор В. Романенко

Заказ 5438/39 Тираж 866 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж"35, Раушская наб., д, 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4