Одноразрядный сумматор

Одноразрядный сумматор

Иллюстрации

Показать все

Реферат

 

Изобретение относится к вычислительной техникео Цель изобретения - упрощение сумматора„ Одноразрядный сумматор содержит первый и вторый элементы РАВНОЗНАЧНОСТЬ 1 и 2, диод 10, первый и второй функциональные МОП-транзисторы 11 и 12, нагрузочный МОП-транзистор 13 Одноразрядный сумматор формирует на выходе суммы логическую функцию Sj X ,- ® У ; © С ,-. 1 , а на выходе переноса - логическую функцию С , (x |®У;)УХ;У,. . 1 ил. с со

,СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ ,РЕСПУБЛИК

А1

О9) ® (ill (51)4 С 06 F 7 50

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

ОПИСАНИЕ ИЗОБРЕТЕНИЯ, -.;, ц

БЩдл:-.-", (54) ОДНОРАЗРЯДНЫЙ СУММАТОР

Фее

И ДBTÎPCHOMV СВИДЕТЕЛЬСТВУ (21) 4176157/24-24 (22) 06.01.87 (46) 23.10.88. Бюл. У 39 (71) Ленинградский электротехнический институт им. В.И.Ульянова (Ленина) (72) В.И.Варшавский, Н.А.Голдин, А.Ю.Кондратьев и Б.С.Цирлин (53) 681.325.5 (088.8) . (56) Авторское свидетельство СССР

Ф 1325465, кл. G 06 F 7/50, 1986.

Авторское свидетельство СССР

У 1357945, кл. G 06 F 7/50, 1986. (57) Изобретение относится к вычислительной технике. Цель изобретения — упрощение сумматора. Одноразрядный сумматор содержит первый и вторый элементы РАВНОЗНАЧНОСТЬ 1 и

2, диод 10, первый и второй функциональные МОП-транзисторы 11 и 12, нагрузочный ИОП-транзистор 13. Одноразрядный сумматор формирует на выходе суммы логическую функцию S;=

= х; ® у; E С; 1, а на выходе переноса — логическую функцию С; =

=С;, (х;(+) у; ) V х.у . 1 ил.

1ч32505

Изобретение относится к вычислительной -ехнике и может быть использовано в процессорах ЭЙМ.

Цель изобретения — упрощение одно5 разрядного сумматора.

На чертеже представлена функциональная схема одноразрядного сумматора

Одноразрядный сумматор содержит.. пЕрвый 1 и второй 2 элементы РАВНО311АЧНОСТЬ,шину 3 питания, первый элемент РАВНОЗНАЧНОСТЬ содержит два ф нкциональных МОП-транзистора 4 и

5 и нагрузочный МОП-транзистор 6, 15 в орой элемент РАВНОЗНАЧНОСТЬ вЂ” два функциональных МОП-транзистора 7 и

8,и нагрузочиый МОП-транзистор 9

1 диод 10, функциональные 11 и 12 и нагрузочный 13 МОП-транзисторы,входы 20

1 1 и 15 первого и второго слагаемых х;; и у;, вход 16 перекоса С;",, выход

17 суммы S;, выход 18 переноса С;.

Одноразрядный сумматор работает сфедующим образом. 25

На выходе 17 суммы одноразряднфго сумматора с помощью элементов

РАВНОЗНАЧНОСТЬ формируется логическая функция

S. =x,C++ у, В С;»; = x Qiy.|С;

При нулевом значении на входах обоих слагаемых (х,,у;=О) на затворе транзистора 12 имеется единичное значение с выхода первого элемента

РАВНОЗНАЧНОСТЬ 1, открывающее этот транзистор, и нулевое значение с входа одного из слагаемых через этот открытый транзистор поступает на выход переноса (С;=0) . Если при этом на выходе суммы имеется единичное значение (S;==1), открыт транзистор

11, но нулевое значение с выхода переноса не пропускается на выход первого элемента РАВНОЗНАЧНОСТЬ диодом 10.

Если на входе одного из слагаемых имеется единичное значение, а на входе другого слагаемого — нулевое значение (х =1, у;= О или х;=О, у;=1), на выходе. первого элемента

РАВНОЗНАЧНОСТЬ i — нулевое значение, которое, поступая на затвор транзистора 12, закрывает его. Если при " этом на выходе 17 суммы имеется единичное значение (8,=1), что возможно только при.нулевом значении на входе переноса (С;, =О), то открыт транзистор 11 и нулевое значение с выхода первого элемента РАВНОЗНАЧНОСТЬ 1 через этот открытый транзистор и диод 10 поступает на выход переноса (С =О). Если на выходе суммы имеется нулевое значение (S.=О), что возможно только при единичйом значении переноса (С <, 1), транзистор 11 закрыт и на выходе переноса имеется единичное значение (С =1).

11ри единичном значении слагаемых (х =у;=1) на стоках транзисторов 11 и 12 имеются единичные значения и на выходе переноса тоже единичное зна» чение (С, =1) .

На выходе 18 переноса формируется логическая функция

C;=S;(х,®у;) v (х.® у.)х;

S,, x; v S. (x,,43ó, ) v x, (x; ®y; ) =

= x;y,v х,.С;, vy;C;,.

Ф о р мул а и з о бр е т е ни я

Одноразрядный сумматор, содержащий два элемента РАВНОЗНАЧНОСТЬ, два функциональных и один нагрузочный МОП-транзисторы, причем входы первого и второго слагаемых сумматора соединены соответственно с первым и вторым входами первого элемента РАВНОЗНАЧНОСТЬ, выход которого соединен с первым входом второго элемента РАВНОЗНАЧНОСТЬ, второй вход которого. соединен с входом переноса сумматора, выход суммы сумматора соединен с выходом второго элемента

РАВНОЗНАЧНОСТЬ, исток нагрузочного

МОП-транзистора соединен с шиной питания сумматора, а сток — с входом переноса сумматора и с истоками первого и второго функциональных

МОП-транзисторов, затворы которых соединены соответственно с выходами первого и второго элементов РАВНО"

ЗНАЧНОСТЬ, сток первого функционального MOII-транзистора соединен с входом первого слагаемого сумматора, отличающийся тем, что, с целью упрощения, в него введен диод, анод которого соединен со стоком второго функционального МОП-транзистора, а катод — с выходом первого элемента РАВНОЗНАЧНОСТЬ.