Генератор случайного процесса

Генератор случайного процесса

Иллюстрации

Показать все

Реферат

 

Изобретение относится к области вычислительной техники и может быть использовано при построении имитационно-моделирующей аппаратуры для решения задач оптимизации сложных систем . Цель изобретения - повышение быстродействия генератора. Генератор содержит генератор 1 тактовых импульсов , аналоговый сумматор 2, два идентичных канала 3 формирования случайного процесса, каждый из которьк содержит блок 4 управления датчик 5 случайных чисел, блок 6 памяти, регистры 7,8, делитель 9 частоты, счетчик 10, реверсивный счетчик 11, преобразователи 12,13 код-напряжение, блок 14 памяти, элемент И 15, регистр 16, делитель 17 частоты, триггер 18, блок 19 сумматоров по модулю два. Поставленная цель достигается за счет введения новых блоков с соответствую-§ щими связями. 1 з.п. ф-лы, 2 ил. СЛ

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

SU» 1432515 А1 (51)4 С 06 F 7 58

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

ВШ .ЖО Щ g

ОПИСАНИЕ ИЗОБРЕТЕНИЯ И, ;„,,;,„;;„ „И

Н АВТОРСКОМ,Ф СВИДЕТЕЛЬСТВУ (21) 4136387/24-24 (22) 10.08,86 (46) 23.10.88. Бюл.9 39 (71) Минский радиотехнический инсти, тут

{72) А.С.Кобайло и Ю.В.Корженевич (53) 681.3 (088.8) (56) Авторское свидетельство СССР

Н 391577, кл. С 06 F 1/02, 1970.

Авторское свидетельство СССР

У 517018, кл. G 06 F 1/02, 1974. (54) ГЕНЕРАТОР СЛУЧАЙНОГО ПРОЦЕССА (57) Изобретение относится к области вычислительной техники и может быть использовано при построении имитационно-моделирующей аппаратуры для решения задач оптимизации сложных систем. Цель изобретения — повьппение быстродействия генератора. Генератор содержит генератор 1 тактовых импульсов, аналоговый сумматор 2, два идентичных канала 3 формирования случайного процесса, каждый из которых содержит блок 4 управления, датчик

5 случайных чисел, блок 6 памяти, регистры 7,8, делитель 9 частоты, счет" чик 10, реверсивный счетчик 11, преобразователи 12, 13 код-напряжение, блок 14 памяти, элемент И 15, регистр

16, делитель 17 частоты, триггер 18, блок 19 сумматоров по модулю два.

Поставленная цель достигается за счет введения новых блоков с соответствую- Pg щими связями. 1 з.п. ф-лы, 2 ил.

1432515

Изобретение относится к вычислительной технике и может быть использовано при построении имитационно-моделирующей аппаратуры для решения за5 дач оптимизации сложных технических систем.

Цель изобретения — повышение быстродействия.

На фиг.1 представлена структурная схема генератора случайного процесса;

1 а фиг.2 — структурная схема блока правления, Генератор содержит генератор 1 таковых импульсов, аналоговый сумматор два одинаковых канала 3 формироваия случайного процесса, каждый из которых содержит блок 4 управления, 1 датчик 5 случайных чисел, блок 6 па-!

Йяти,регистры 7-8, делитель 9 часто- 20

ы, счетчик 10, реверсивный счетчик

1, преобразователи 12 и 13 код-напяжение, блок 14 памяти, элемент И

15, регистр 16, делитель 17 частоты, риггер 18,блок 19 сумматоров по мо- 25 дулю два.

Блок 4 управления содержит триггеы 20-22, элементы И 23-24, счетчик

5, дешифратор 26, элементы И 2?-30.

Генератор работает следующим обра- ЗО зом.

К началу очередного цикла в блоке

6 памяти записаны коды, определяющие падиаметры очередного импульса, cL триггер

18 установлен в случайное равновероятйое состояние. Предыдущий цикл работы за1 анчивается при достижении реверсивным счетчиком l1 нулевого состояния.

По следующему импульсу с выхода, цели-. теля 17 частоты на выходе реверсивного счетчика 11 формируется импульс, устанавливающий триггер ?О блока 4 управления в единичное состояние, вследствие чего на третьем выходе блока 4 формируется единичный сигнал, по,15 которому происходит считывание кодов амплитуды, длительности и периода из блока 6 памяти и запись этих кодов соответственно в регистры /-8 и реверсивный счетчик 11, Первый после установки в единицу триггера 19 блока 4 импульс, поступающий на первый вход блока 4 с выхода генератора 1 импульсов, устанавливает нулевое состояние триггера 20 блока 4, к этому моменту 5 времени триггер 2 1 находится в единичном состоянии,в результате чего импульсы с выхода генератора 1, поступая на первый вход блока 4, проходят через элемент И 33 блока 4 на информационный вход делителя 9 частоты.

На выходе делителя 9 частоты формируется последовательность импульсов с частотой, определяемой кодом, хранящемся в регистре 7. По каждому из этих импульсов счетчик 10 увеличивает свое состояние на единицу, формируя следующий адрес блока 14 памяти, и происходит считывание кода из блока

14 памяти по адресу, установленному предыдущим импульсом с выхода делителя 9 частоты и занесение этого кода в регистр 16, старший разряд которого устанавливается в соответствии с установленным ранее состоянием триггера 18 °

Преобразователи 12 и 13 код — напряжение осуществляют преобразование кодов, поступающих в регистр 16, в напряжение электрического сигнала в масштабе, определяемом кодом, хранящимся в регистре 8, с полярностью,заданной состоянием триггера 18. Таким образом, в результате последовательного увеличения состояния счетчика

10 и чтения всех ячеек блока 14 памяти на выходе каждого канала 2 формируется импульс исходной формы, заданной последовательностью, записанной р блоке 14 памяти кодов, со случайными длительностью, амплитудой и полярностью, определяемыми состоянием соответственно регистров / и 8 и триггера 18, При достижении счетчиком 10 максимального значения на выходе элемента И 15 формируется импульс, устанавливающий в ноль счетчика 10 и регист 16, в результате на выходе канала 2 устанавливается нулевой уровень. Кроме того, импульс с выхода элемента И 15 поступает на третий вход блока 4, в котором устанавливает единичное состояние триггера 22, в результате чего разрешается прохождение импульсов с первого входа блока 4 через элемент И 24 и устанавливает нулевое состояние триггера 21, в результате чего запрещается прохождение импульсов на пятый выход блока

4, Импульсы с выхода элемента И 22 проходят на перьый выход блока 4, на вход счетчика 25, на первые входы элементов И 27-30, при этом происходит последовательное увеличение на единицу состояния счетчика 25, состояние которого дешифрируется дешиф1432515

45 изобретения

Формула

1. Генератор случайного процесса, содержащий генератор тактовых импульсов первый канал формирования случайного процесса, который содержит первый регистр, блок управления, первый выход которого соединен с входом "Onрос" датчика случайных чисел, второй разрядный выход блока управления соединен с входом разрешения записи пер55 вого блока памяти, третий выход блока управления соединен с входом синхронизации второго регистра, первый делитель ратором 26, в результате чего последовательно разрешается прохождение импульсов через элементы И 27-30, Импульс с выхода элемента И 30 уста5 навливает нулевое состояние триггера

20 блока:4 и счетчика 2S, запрещая тем самым выработку управляющих сигналов до конца цикла, По выработанным на первом, втором и четвертом выходах блока 4 сигналам в генераторе происходит генерация трех случайных чисел, каждое из которых распределено по заданному закону, запись этих чисел в соответствующие области блока 6 памяти и установка случайного состояния триггера 18.

Параллельно с описанным формированием импульса на выходе канала 2 и формированием параметров следующего цикла импульсами с выхода делителя

18 частоты происходит последовательное вычитание единиц иэ реверсивного счетчика 11, начальный код которого задает длительность периода следова- 25 ния импульсов на выходе каналов 3.

Вычитание происходит до тех пор,пока в реверсивном счетчике 11 не достигается нулевое состояние, в результате чего последующий импульс с выхода де- 30 лителя 17 частоты вызывает появление на выходе реверсивного счетчика 10 импульса, сигналиэирующего блоку 4 об окончании формирования очередного периода следования импульсов. После поступления импульса на второй вход блока 4 описанный цикл работы канала!

3 повторяется. Случайные импульсные процессы обоих каналов 3 суммируются аналоговым сумматором 2, в результате 40 чего на выходе генератора формируется импульсный процесс со случайными амплитудой, длительностью, периодом следования, полярностью и сложной формой. частоты, счетчик, реверсивный счетчик, первый преобразователь код — напряжение, выход которого соединен с входом задания опорного напряжения второго преобразователя код — напряжение, отличающийся тем, что, с целью повышения быстродействия, в него введены аналоговый сумматор, второй канал формирования случайного процесса, причем в каждый канал введены второй блок памяти, элемент И, третий регистр, второй делитель частоты, триггер, блок сумматоров по модулю два, причем, выход генератора тактовых импульсов соединен с первым входом блока управления и входом второго делителе частоты каждого канала формирования случайного процесса, выход вторго делителя частоты соединен с вычитающим входом реверсивного счетчика, выход переполнения которого соединен с вторым входом блока управления, третий вход котарго соединен с входом элемента И, входами обнуления счетчика и третьего регистра, третий выход блока управления соединен с входом синхронизации первого регистра и входом разрешения чтения первого блока памяти, информационный вход которого соединен с выходом датчика случайных чисел, выход первого разряда которого соединен с информационным входом триггера, вход синхронизации которого соединен с четвертым выходом блока управления, пятый выход которого соединен с входом задания коэффициента деления первого делителя частоты,выход которого соединен со счетным входом счетчика, входом разрешения чтения второго блока памяти и подключен к входу синхронизации третьего регистра, старшие информационные разрядные входы которого соединены с соответствующими разрядными входами второго блока памяти, разрядные адресные входы которого соединены с разрядными выходами счетчика и входами эле- мента И, первыи информационныи выход первого блока памяти соединен с информацтннным входом второго регистра, выход которого соединен с информационным входом первого делителя частоты, второй информационный выход первого блока памяти соединен с информационным входом первого регистра, выход которого соединен с информационным входом второго преобразователя код — напряжение, выход которого явля1432515

Составитель И. Столяров

Техред Л.Сердюкова

Редактор Е.Папп.

Корректор Н. Король. Заказ 5441/41

Тираж 704 Подписное

ВПИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно"полиграфическое предприятие, г. Ужгород, ул. Проектная, 4 ется выходом первого канала формирования случайного процесса и подкхпочен к первому входу. аналогового сумматора, второй вход которого соединен с выходом второго канала формирования случайного процесса, выход аналогово" го сумматора является выходом генератора, прямой выход триггера соединен с младшим разрядным информационным 10 входом третьего регистра, младшие информационные разрядные выходы которо: го соединены с соответствующими младшими информационными разрядными входами первого преобразователя код — 15 напряжение и с первыми входами блока сумматоров по модулю два, выход которого соединен со старшим информационHbIM разрядным входом первого преобразователя код - напряжение, старший 20, :разрядный информационный выход третье, го регистра соединен с вторым входом

:,блока сумматоров по модулю два, третий, информационный выход первого блока памяти соединен с информационным вхо- 25

;дом реверсивного счетчика, вход пред варительной установки которого соединен с третьим выходом блока управления.

2. Генератор по п.1, о т л и ч а юшийся тем, что блок управления gg содержит три триггера, шесть элементов И, счетчик, дешифратор, причем, прямой выход первого триггера соединен с входом установки в "1" второго триггера, прямой выход которого соединен с первым входом первого элемента И, второй вход которого соединен со счетным входом первого триггера и первым входом .второго элемента И, второй вход которого соединен с прямым выходом третьего триггера, вход обнуления которого соединен с выходом третьего элемента И, первый вход которого соединен с первыми входами четвертого, пятого и шестого элементов

И, выходом третьего элемента И и является первым выходом блока, выходы четвертого, пятого и шестого элементов

И образуют второй разрядный выход блока, прямой выход первого триггера является третьим выходом блока, выход второго элемента И соединен со счет ным входом счетчика, выход которогосоединен с входом дешифратора, выходы которого соединены с вторыми входами третьего, четвертого, пятого и шестого элементов И, выход четвертого элемента И является четвертым выходом блока, выход первого элемента И является пятым выходом блока, счетный вход первого триггера является первым входом блока, информационный вход первого триггера является вторым входом блока, вход обнуления второго триггера соединен с входом установки в "1" третьего триггера и является третьим вхо" дом блока.