Устройство для параллельной записи информации в две эвм

Устройство для параллельной записи информации в две эвм

Иллюстрации

Показать все

Реферат

 

Изобретение относится к вычислительной технике, а именно к устройствам сопряжения микроэвм с магистралями внешних устройств, и может быть использовано для одновременной записи информации в две микроЭВМ. Целью изобретения является повышение скорости ввода информации в систему из двух микроэвм за счет синхронизации процесса ввода. Цель достигается тем, что устройство содержит дополнительно два блока формирования сигналов чтения и блок синхронизации заявок от внешних устройств, что позволяет двум микроэвм синхронно считывать информацию с магистрали внешних устройств. 2 з.п. ф-лы, 5 ил.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН

„,SU;,, й4Д7Щ

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

flO-ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 4244323/24-24 (22) 13,05,87 (46) 15.11.88 . Бюл, У 42 (72) Н.М.Смирнова и И,А.Сухенко (53} 681.325 (088.8) (56) Патент Великобритании Ф 1565320, кл. G 06 F 15/16, 1980, Заявка Японии Р 51-37745, кл. G 06 F 15/16, 19?6. (54) УСТРОЙСТВО ДЛЯ ПАРАЛЛЕЛЬНОЙ ЗАПИСИ ИНФОРМАЦИИ В ДВЕ ЭВМ (57) Изобретение относится к вычислительной технике, а именно к устройствам сопряжения микроЭВМ с магист(51)4 G 06 F 15/16 3 00 4: ".. ". р ралями внешних устройств, и может быть использовано для одновременной записи информации в две микроЭВМ.

Целью изобретения является повышение скорости ввода информации в систему из двух микроЭВМ за счет синхронизации процесса ввода. Цель достигается тем, что устройство содержит дополнительно два блока формирования сигналов чтения и блок синхронизации заявок от внешних устройств, что поз" воляет двум микроЭВМ синхронно считывать информацию с магистрали внешних устройств, 2 з.п. ф-лы, 5 ил, 1437873

Изобретение относится к вычислительной технике и предназначено для ннода информ,ации н дуплексные вычислительные системы обработки данных.

Целью изобретения является повыше5 ние скорости ввода информации ". систему из днух микроЭВМ эа счет синхронизации процесса ввода, На фиг.l представлена функциональ- 10 ная схема предлагаемого устройства; на фиг.2 — функциональная схема счетчика середины; на фиг. 3, 4 и 5 временные диаграммы.

Устройство, содержит первую 1 и вторую 2 микроЭВМ, первый 3, второй

4 и третий 5 элементы И, первый элемент ИЛИ 6, первый 7 и второй 8 блоки формирования сигнала чтения, каждый из которых содержит магистраль- 20 ный приемопередатчик 9, магистральный приемник 10, дешифратор ll адреса, регистр 12 прерывания, четвертый 13 и пятый 14 элементы И триггер 15 ожидания, шестой элемент И 16, триггер 25

17 прерывания, триггер 18 чтения,первый магистральный передатчик 19 седьмой 20, восьмой 21 и девятый 22 элементы И, второй элемент ИЛИ 23, второй магистральный передатчик 24, де- 30 сятый элемент И 25, первый блок 26 прерывания, первый 27 и второй 28 формирон"".òåëè одиночного импульса, счетчик 29 середины и второй блок 30 прерываний.

3Г

Счетчик 29 середины содержит пер-. ный 31 и второй 32 триггеры, одиннадцатый 33 и двенадцатый 34 элементы

И и двоичный счетчик 35.

Устройство для параллельной записи информации работает следующим образом.

Заявки от внешних устройств на передачу информации в микроЭВМ 1 и

2 через элементы И 5 и 25 поступают @ на первый и второй блоки 26 и 30 прерывания, входящие в состан микроЭВМ.

Блоки 26 и 30 прерынания формируют сигналы, которые перенодят микроЭВМ и 2 в режим прерывания с адресом

50 вектора прерывания, например 110„

По прерыванию с адр е сом вектора прерывания 110 обе ЭВМ 1 и 2 выполняют одинаковые последовательности команд, обеспечивающие начальную синх55 ронизацию для последующего одновременного приема информации от внешних устройств. Последовательность состоит из трех команд: команды тестиронания адреса регистра прерынания,например 164104, команды ожидания, команды выхода из прерывания.

При ныполнении команды тестирования адреса регистра 12 прерывания через магистральный приемопередатчик

9 код адреса поступает на первые входы дешифратора 11 адреса. На второй и третий входы дешифратора 11 адреса поступают сигналы обмена (фиг.4,б,л) и чтения (фиг.4,в,м) с магистрального приемника 10, На втором выходе дешифратора 11 адреса вырабатывается сигнал чтения по адресу регистра 12 прерывания (фиг.4,г,н), который устанавливает регистр 12 прерывания н единичное состояние (фиг .4,е,п, фиг. З,л,н) и поступает ня второй вход элемента

И 13. Единичньй сигнал с выхода регистра 12 прерывания поступает на первый вход элемента И 13, на выходе которого формируется сигнал разрешения при наличии сигнала на перном и отсутствии ня втором входе. Сигнал разрешения поступает на первый нход элемента И 14, даная разрешение на прохождение сигнала чтения с четнертого выхода магистрального приемника !О через второй вход элемента И 14 на вход сброся триггера 15 озидания (фиг.4,д,о). Таким образом, триггер

15 ожидания сбрасынается н ноль (фиг ° 4,и,р, фиг.3,м,о) по первому сигналу чтения после сигнала чтения по адресу регистра 12 прерывания,которым является сигнал чтения команды ожидания. Установка в ноль триггера

l5 ожидания является признаком того, что микроЭВМ 1 и 2 вьпппи в режим ожидания, Сигналы с выходов триггеров

15 ожидания блоков 7 и 8 формирования сигнала чтения поступают на первый и нторой входы элемента И 16. При выходе н режим ожидания обеих микроЭВМ 1 и 2 на выходе элемента И 16 формируется сигнал (фиг.4,с), поступающий на вход установки в единичное состояние триггера 17 прерывания, Сигналы с триггеров 17 прерывания ,фиг.5, а,л, фиг.4,т, фиг.3,р) блоков 7 и 8 формирования сигнала чтения через первые магистральные передатчики 19 поступают на линии сигналя прерывания по внешнему событию микроЭВМ 1 и 2, вызывая прерывание с адресом вектора прерывания 100. з 143

По прерыванию с адресом вектора прерывания 100 обе микроЭВМ l и 2 выполняют одинаковые отрезки программы, состоящие их команд пересылки информации от внешних устройств (фиг.5).

При этом при поступлении с магистрального приемника 10 сигнала выбора внешнего устройства (фиг.5,е,с) на вход триггера 18 чтения производится его установка в единичное состояние (фиг.5,и, фиг.Ç,с). Сброс в нулевое состояние триггера 18 производится по заднему фронту сигнала ОТВЕТ. (фиг.5,к,у). На элементе И20 вырабатывается сигнал чтения (фиг.5,л,ф, фиг.Ç,у) по совпадению сигналов с триггера 17 прерывания (фиг.5,а,м), триггера 18 (фиг.5,и) и сигнала чтения с выхода магистрального приемника 10 (фиг.5,г,о), поступающих соответственно на первый, второй и третий входы элемента И 20. Сигналы с.выхода элемента И 20 блоков 7 и 8 формирования сигналов чтения поступают на первый и второй входы элемента

И 21.

Таким образом, на выходе элемента

H 21 получается суммарный сигнал чтения (фиг.5,х, фиг.З,ф), обеспечивающий одновременное чтение информации обеими микроЭВМ 1 и 2 в режиме прерывания. Вне режима прерывания сигнал чтения вырабатывается на выходе элемента И 22 при совпадении сигнала чтения, поступающего с магистрального приемника 10 с сигналом с инверсного выхода триггера 17 прерывания,Сигналы чтения, вырабатываемые в режиме прерывания и вне этого режима, поступают с выходов элементов И 21 и 22 на выходы элемента ИЛИ 23. С выхода элемента ИЛИ 23 через магистральный передатчик 24 сигнал чтения поступает в магистраль внешних, устройств.

По окончании чтения массива данных внешнего устройства в режиме прерывания выполняется команда обнуления регистра прерывания. При выполнении этой команды адрес регистра прерывания (фиг.5,б,н) через магистральный приемопередатчик 9 поступает на первые входы дешифратора 11 адреса,На второй и,четвертый входы дешифратора 1 1 адреса поступают сигналы обмена (фиг.5,в,о) и записи (фиг.5,д,р,) с магистрального приемника 10. На первом выходе дешифратора 11 адреса вырабатывается сигнал записи по адре7873 су регистра прерывания, который устанавливает в исходное состояние регистр 12 прерывания, триггер 15 о»здания и триггер 17 прерывания (фиг.З, . л-р, фиг, 5,а,м), При использовании в микроЭВМ 1 и

2 динамического ОЭУ параллельная запись информации может быть нарушена вследствие асинхронно выполняемого процесса регенерации ОЗУ. Для обеспечения записи информации одновременно в две микроЭВМ на фоне регенерации на блоки 26 и 30

1б прерывания подаются сигналы прерывания, совпадающие с тактовой последовательностью, сформированной по задним фронтам сигналов регенерации первой и второй микроЭВМ 1

20 н 2. Это позволяет обеспечить на считывание информации временной интервал, равный половине периода сигнала регенерации, что составляет 1 мс и является достаточным для считывания

25 больших Массивов информации.

Сигналы регенерации микроЭВМ 1 и

2 с периодом 2 мс (фиг.З,в,г) и длительностью 1 50 мкс поступают на первые входы формирователей 27 и 28 одиgp ночного импульса, на вторые входы которых поступают тактовые импульсы с периодом 0,4 мкм (фиг,3,6), Тактовые импульсы с первых выходов формирователей 27 и 28 одиночного импульса поступают на первые входы элементов И 3 и 4, на вторые входы которых поступают сигналы с первого и второго выходов счетчика 29 середины (фиг,2) .

40 Первым выходом счетчика 29 середины является прямой выход первого триггера 31, сигнал на котором (фиг.З,е) устанавливается по заднему фронту сигнала с инверсного выхода

4Б формирователя 28 одиночного импульса и сбрасывается по сигналу переноса с двоичного счетчика 35.

На вход двоичного счетчика 35 поступают тактовые импульсы периодом

Б 0,4 мкс с выхода элемента И 34 при совпадении тактовых импульсов с второго входа счетчика 29 середины и сигнала с прямого выхода триггера 31, поступающих соответственно на первый бб и второй входы элемента И 34. На входах параллельной записи информации двоичного. счетчика 35 установлен код 54748, что позволяет получить импульс переноса через 1 мс после на<37873

5 1 чала поступления тактовых импульсов на вход счетчика 35. Таким образом, на первом выходе счетчика 29 середины формируется сигнал, соответствующий первой половине периоца сигнала регенерации микроЭВМ 2.

Вторым выходом счетчика 29 середи. ны является инверсный выход триггера 32, сигнал на котором (фиг. З,и) устанавливается по сигналу с выхода элемента И 33 при наличии íà его входах сигнала с первого выхода формирователя 2? одиночного импульса и с инверсного выхода триггера 31, сигнал на котором соответствует второй половине периода регенерации микроЭВМ 2, а сбрасывается по заднему

Фронту сигнала с второго выхода формирователя 28 одиночного импульса.

Таким образом, при совпадении сигнала с выхоца формирователя 27 одпночного импульса с сигналом с первого счетчика 29 середины на элементе И 3 на втором выходе счетчика 29 середины сигнал отсутствует и на вьтхоц элемента ИЛИ 6 ттроходит сигнал с выхода формирователя 27 одиночного импульса, Прн несовпадении сигна" ла с выхоца формирователя 27 одиночного импульса с сигналом с первого выхода счетчика 29 серецины на втором выходе счетчика 29 середины формируется сигнал, который дает разрешение на прохождение на выход элемента ИЛИ 6 через эпемент И 4 сигнала с первого выхоца формттрователя 28 одиночного импульса.

Следовательно, на выходе элемента ИЛИ 6 вырабатывается тактбвая последовательность с переменным временным интервалом между импульсами, минттмапьттая вепичиета которого равня ется 1. мс. При наличии сигнала готовности на вторых входах элементов И 5 и 25 тактовая последовательность с выхода элемента ИЛИ 6 поступает на блоки 26 и 30 прерывания, вызывая прерывание микроЭВМ 1 и 2.

40 рывания устройства, о т л и ч а ющ е е с я тем, что, с целью повьштения скорости ввода информации .в систему из двух микроЭВМ за счет синхронизации процесса ввода, в него введены блок синхронизации заявок и два алака формирования сигналов чтения, причем первый и второй входы сигналов регенерации блока синхронизации заявок являются соответственно первым и вторым входами сигналов регенерации устройства, вход тактирования блока синхронизации заявок является входом тактиро— вания устройства, выход синхронизации блока синхронизации заявок соединен с вторыми входами первого и второго элементов И, первые информационные входы-выходы первого и второго блоков формирования сигналов чтения являются соответственно первым и вторым информационными входами-выходами устройства, вторые информационные входы-выходы первого и второго блоков формирования сигналов чтения являются соответственно третьим и четвертым информационными входами-выходами устройства, входы управления первого и второго блоков формирования сигналов чтения являются соответственно первым и вторым входами управления устройства, выходи прерывания первого и второго блоков формирования сигналов чтения являются соответственно третьим и четвертым выходами прерывания устройства, выходы сигналов чтения первого и второго блоков формирования сигналов чтения являются соответственно первым и вторым выходами сигналов чтения устройства, входы сигналов ответа первого и второго блоков формирования сигналов чтения являются соответственно первым и вторым входами сигналов ответа устройства, первый и второй выходы сигналов взаимной синхронизации каждого из блоков формирования сигналов чтения соединены соотФормула изобретения

1.Устройство для параллельной записи информации в две ЭВМ, содержащее два элемента И, первые входы ко" торых соецинены с входом заявки устройства, выходы первого и второго элементов И являются соответственно первым. и вторым выходами преветственно с первым и вторым одноименными входами другого такого же блока.

2. Устройство по п.1, о т л и— ч а.ю щ е е с я тем, что блок синхронизации заявок содержит два формирователя импульсов, два элемента И, элемент ИЛИ и счетчик середины, содержащий два триггера, два элемента

И и счетчик, причем входи заттуска

7 14 первого и второго формирователей импульсов являются соответственно первым и вторым входами сигналов регенерации блока, прямой выход первого формирователя импульсов соединен с первыми входами первого элемента И, счетчика середины и первого элемента

И блока, прямой выход второго формирователя импульсов соединен с первым входом второго элемента И блока,инверсный выход второго формирователя импульсов соединены с входами установки обоих тригггеров счетчика сере дины, первый вход второго элемента

И которого соединен с входами тактирования обоих формирователей импульсов и с входом тактирования блока, прямой выход первого триггера счетчика середины соединен с вторым входом второго элемента И счетчика середины и с вторым входом первого элемента И блока, инверсный выход первого триггера счетчика середины соединен с вторым входом первого элемента И счетчика середины выход перв вого элемента И счетчика середины соединен с входом сброса второго триггера, инверсный выход которого соединен с в орым входом второго элемента И блока, выход второго элемента И счетчика середины соединен со счетным входом счетчика, выход переноса счетчика соединен с его же входом загрузки и с входом сброса первого триггера, выходы обоих элементов И блока соединены с соответствующими входами элемента ИЛИ, выход которого является выходом синхронизации блока.

Э. Устройство по п.1, о т л и— ч ающе е с я тем, что блокформирования сигналов чтения содержит магистральный приемопередатчик, магистральный приемник, дешифратор адреса, четыре триггера, шесть элементов

И, элемент ИЛИ и два магистральных передатчика, причем первый информационный вход-выход магистрального приемопередатчика является первым информационным входом-выходом блока, второй информационный вход-выход магистрального приемопередатчика соединен с информационным входом дешифратора адреса и с вторым информационным входом-выходом блока, информационный вход магистрального приемника

37873

55 является входом управления блока,первый и второй выходы магистрального приемника соединены соответственно с первым и вторым входами стробирования дешифратора адреса, третий выход магистрального приемника соединен с входом установки первого триггера, четвертыи выход магистрального приемника соединен с первыми входами пер" вого, второго и третьего элементов И и с третьим входом стробирования дешифратора адреса, первый выход которого соединен с входом установки второго триггера и с первым входом четвертого элемента И, второй вход которого соединен с выходом второго триггера, вход сброса которого соединен с вторым выходом дешифратора адреса, с входом установки третьего триггера и с входом сброса четвертого триггера, выход четвертого элемента И соединен с вторым входом первого элемента И, выход которого соединен с входом сброса третьего триггера, инверсныи выход которого соединен с первым выходом сигнала взаимной синхронизации блока и с первым входом пятого .элемента И, второй вход которого является первым входом сигналов взаимной синхронизации блока, выход пятого элементов И соединен с входом установки четвертого триггера, прямой выход которого соединен с вторым входом второго элемента И и с информационным входом первого магистрального передатчика, выход которого является выходом прерывания блока, инверсный выход четвертого триггера соединен с вторым входом третьего элемента И, выход которого соединен с первым входом элемента ИЛИ, выход которого соединен с информационным входом второго магистрального передатчика, выход которого является выходом сигнала чтения блока, прямой выход первого триггера соединен с третьим входом второго элемента И, выход которого соединен с вторым выходом сигналов взаимной синхронизации блока и с первым входом шестого элемента И, второй вход которого является вторым входом сигналов взаимной синхронизации блока, выход шестоro элемента И соединен с вторым входом элемента ИЛИ, вход сброса первого триггера является входом сигнала ответа блока.

1437873

1437873

Ф

У

Р

С и и и и а

1437873

Составитель В.Геращенко

Техред Л.Сердюкова Корректор А.Обручар

Редактор А.Лежнина

Заказ 5895/49

Тираж 704 Подписное

В11ИИПИ Государственного комитета СССР по делам иаобретеннй и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г, Ужгс ро.", уп. Проектная, 4