Устройство для вывода графической информации

Устройство для вывода графической информации

Иллюстрации

Показать все

Реферат

 

Изобретение относится к автоматике и вычислительной технике и может быть использовано для вьшода графической информации из ЭВМ. Цель изобретения - расширение области применения устройства за счет возможности просмотра изображения окном экрана по вертикали, которая достигается введением элемента И 7, счетчика 8, сумматора 9, регистра 10 и соответствующих функциональных связей. Устройство позволяет организовать быстрый просмотр изображения путем смещения его по вертикали вверх или вниз. 2 з.п. ф-лы Ц 4 ил. с (Л с:

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК

ÄÄSUÄÄ 143?908 А1 д11 4 G 09 G 1/08

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

В "

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ТрюЫ0иа sire

ИЮЫ Фие./ (21) 4237322/24-24 (22) 24.04.87 (46) 15.1 1.88. Вюл. У 42. (71) Московский инженерно-физический институт (72) О. Н. Цапко (53) 681.327.11(088,8) (56) Авторское свидетельство СССР

Ь 543960э кп. G 09 G f/08ý 1975 °

Авторское свидетельство СССР

В 930355, кл. G 09 G 1/08, 1979. (54) УСТРОЙСТВО ДЛЯ ВЫВОДА ГРАФИЧЕСКОЙ. ИНФОРМАЦИИ, (57) Изобретение относится к автоматике и вычислительной технике и может быть использовано для вывода графической информации из ЭВМ. Цель изобретения — расширение области применения устройства за счет возможности просмотра изображения окном зкрана по вертикали, которая достигается введением злемента И 7, счетчика 8, сумматора 9, регистра 10 и соответствующих функциональных связей. Устройство позволяет организовать быстрый просмотр изображения путем смещения его по вертикали вверх или вниз. 2 з.п. ф-лы Я

4 ил.

1437908

Изобретение относится к автоматике и вычислительной технике и предназначено для вывода информации из ЭВМ.

Цель изобретения — расширение об5 ласти применения устройства путем обеспечения возможности просмотра изображения окном экрана по вертикали.

На фиг. 1 представлена структурная схема устройства; на фиг 2 — синхро- 10 низация; на фиг. 3 — структурная схема распределителя импульсов; на фиг. 4 — изменение адресов считывания информации из блока памяти при сдвиге изображения вверх или вниз.

Устройство содержит блок 1 памяти, телевизионный индикатор 2, модуляционный блок 3, расцределитель 4 импульсов, блок 5 синхронизации, коммутатор б адреса, элемент И 7, счетчик 20

8, сумматор 9, регистр 10.

Блок синхронизации содержит генератор ll импульсов,,счетчик 12 точек, счетчик 13 строк, дешифраторы 14, первый триггер 15, второй триггер lб, 25 третий триггер 17, четвертый триггер

18, сумматор 19, одновибратор 20.

Распределитель импульсов содержитсдвиговый регистр 21, дешифратор 22, третий триггер 23, четвертый элемент 30

И 24„ пятый элемент И 25, вторую группу элементов И 26, первую группу элементов И 27, второй триггер 28, первый триггер 29, первый элемент И 30, третий элемент И 31, второй элемент

И 32.

Устройства работает следующим образом.

Генератор ll импульсов формирует импульсы ВысОКОЙ частОты сООтветст 40 вующей требуемой дискретизации растра экрана по горизонтали, которые поступают на счетный вход счетчика 12 точек. Коэффициент пересчета счетчика 12 тачек соответствует телевизион- 45 ному стандарту длительности строчной развертки. Сигнал с выхода старшего разряда счетчика 12 точек поступает на счетный вход счетчика 13 строк, который осуществляет пересчет строк

50 изображения в кадре и имеет цериод пересчета, соответствующий длительности кадровой развертки. Сигналы с выходов счетчика 12 точек и счетчика 13 строк поступают на информационные входы дешифратора 14.

Дешифратор 14 вырабатывает управляющие сигналы переброса первого 1- 5, второго 16, третьего 17 и четвертого

18 триггеров. Первый триггер 15 формирует сигналы кадровых защитных полос; второй триггер 16 вырабатывает кадровые импульсы; третий триггер 17 — сигналы строчных зашитных полос; четвертый триггер формирует строчные синхроимпульсы. Полученные таким образом компоненты телевизионной синхросмеси преобразуются сумматором 19 в стандартный синхросигнал, который поступает на синхровход телевизиоНного индикатора 2.

Тактовые импульсы с выхода генератора 11 импульсов поступают на тактовь1й вход сдвигового регистра 21 и пер-s вый вход дешифратора 22. Выходы младших разрядов счетчика 12 точек -поступают на второй вход дешифратора 22 и на вторые входы первой 27 и второй 26 групп элементов И.

Строчные синхроимпульсы с выхода четвертого триггера 18 поступают на первый вход элемента И 7, на второй вход которого подаются импульсы кадровой защитной полосы с выхода первого триггера 15. Кроме того, импульсы кадровой защитной полосы подаются на управляющий вход коммутатора б адреса, на второй вход третьего элемента

И 31 и на вход одновибратора 20, которыи формирует импульс сброса в "0" счетчика 8. Выходы старших разрядов счетчика 12 точек являются младшими разрядами адресов считывания cz.îâ из блока 1 памяти и пересчитывают число слов, укладывающихся в строке изображения.

В блоке 1 памяти каждой точке экрана соответствует один бит, а высвечивание точкИ на экране происходит при записи единицы в соответствующий бит блока l памяти. Последний организован

1 в виде К-разрядных слов, причем в одной строке изображения укладывается 2 слов. Всего же на экране разД мещается M строк иэображения. В блоке 1 памяти хранится информация об

М-1 строке изображения, причем M-l— вая строка на экране не отображается и является свободной. Счетчик 8 адресов строк изображения имеет коэффициент пересчета М + 1 и является двоичным счетчиком.

Считывание информации из блока 1 памяти осуществляется следующим образом.

Из ЭВМ в регистр 10 заносится адрес Ан начальной строки, с которой

1437908 начинается отображение информации.

Импульс конца кадровой защитной полосы, поступая из блока 5 синхронизации, устанавливает в "0" счетчик 8.

При этом сигнал кадровой защитной полосы блокирует прохождение строчных синхроимпульсов иэ блока 5 синхронизации через элемент И 7 на счетный вход счетчика 8. С началом види- 1ð мого хода кадра элемент И 7 разблокируется и на счетный вход счетчика 8 начинают поступать строчные синхроимпульсы. Выходной код счетчика 8, суммируясь в сумматоре 9 с начальным ад- !6 ресом А„, записанным в регистре 10, поступает на вход старших разрядов адреса слов блока 1 памяти (второй адресный вход).

Младшие раз ряды адресов поступают 20 на первый информационный вход коммутатора 6 адреса из блока 5 синхронизации и определяют пересчет слов в строке. Под воздействием импульсов, поступающих из блока 5 синхронизации 25 в распределитель 4 импульсов, последний вырабатывает временную диаграмму считывания для блока 1 памяти, чем обеспечиваются считывание и передача информации в модуляционный блок 3. 3р

Распределитель 4 импульсов работает следующим образом.

В режиме считывания информации из блока 1 памяти он формирует временную диаграмму цикла считывания и управля- З ет работой модуляционного блока 3..

Сигналы временной диаграммы цикла считывания формируются на выходах разрядов сдвигового регистра 21, который в течение цикла считывания выдвигает !р поразрядно "1", а в конце цикла сбрасывается в "0" сигналом с выхода дешифратора 22. Этим же сигналом окончания цикла перебрасывается третий триггер 23, который определяет на какой 4 регистр и мультиплексор модуляционного блока 3 поступают сигналы записи с выходов четвертого 24 и пятого 25 элементов И и сигналы управления мультиплексорами с выходов первой 27 и второй 26 групп элементов И.

По сигналу "Требование записи", поступающему на управляющий вход устройства, второй триггер 28 устанавливается в "1". С началом кадровой защитной полосы через третий элемент

И 31 разрешается прохождение импульсов начала цикла блока 1 памяти с выхода дешифратора 22. Первый же импульс начала цикла устанавливает в

"1" первый триггер 29, который сбрасывает в "О" второй триггер 28. Следующий импульс начала цикла сбрасывает в "О" первый триггер 29.

Таким образом, на выходе первого триггера 29 образуется импульс, равный по длительности одному циклу бло-. ка 1 памяти, который разрешает прохождение строба записи с выхода сдвигового регистра 21 через первый элемент И 30 на вход записи блока 1 памяти, чем и достигается запись в него информации. Сигнал конца цикла с выхода дешифратора 22, проходя через второй элемент И 32, служит сигналом

Окоьтч ание записи поступающим в

ЭВМ. После этого ЭВМ может выставить следующий сигнал "Требование записи" и приступить к записи следующего слова.

Последний иа видимом ходе кадра строчной синхроимпульс проходя через первый элемент И 7 устанавливает счетчик 8 в состояние, соответствующее адресу свободной строки так, что на выходе сумматора 9 устанавливается адрес A q = A н + Г! + 1, причем сумматор имеет 1оя п (М + 1),разрядов, сигнал ° переноса из старшего разряда не увеличивается.

Сигнал кадровой защитной полосы, поступая в распределитель 4 импульсов, разрешает переход к режиму записи в блок 1 памяти. Запись информации в блок 1 памяти производится только в свободную строку во время кадровой защитной полосы. Для этого на информационные входы блока 1 памяти подается информация, соответствующая записываемому слову, а на второй вход коммутатора 6 адреса задается адрес слова А „ в строке. При подаче импульса "Требование sàïèñè" иэ ЭВМ в распределитель 4 импульсов, последний вырабатывает сигнал записи, по которому информация записывается в соответствующую ячейку. После этого аналогично производится запись в следующие ячейки свободной строки.

Для смещения изображения теперь достаточно изменить на единицу адрес

А„ в регистре 10, причем A н + 1 соответствует смещению изображения вверх, а А ц — 1 соответствует смещению вниз (фиг, 4).

Таким образом, имея всего одну свободную неотображаемую в кадре

7908

5 143 строку, организуя в ней соответствующую модификацию информации и задавая необходимые адреса А„, можно организовать быстрый просмотр изображения путем смещения его по вертикали вверх или вниз.

Формула из об ретения формационный вход сумматора подключен к выходу счетчика, вход Установка в

0" которого связан с шестым выходом блока синхронизации, седьмой выход которого подключен к первому входу элемента И, выход которого соединен со счетным входом счетчика, а второй вход элемента И подключен к пятому выходу блока синхронизации, управля20

"30

1. Устройство для вывода графической информации, содержащее блок памяти, модуляционный блок, телевизионный ийдикатор, распределитель импульсов, блок синхронизации, коммутатор адреса, выходы блока памяти соединены с информационными входами модуляционного блока, выход которого подключен к видеовходу телевизионного индикатора, первый и второй выходы распределителя импульсов подключены к первому и второму управляющим вхоДам блока памяти, управляющий вход распределителя. импульсов является входом управления записью устройства, первый и второй синхровходы распределителя импульсов соединены с первым и вторым выходами блока синхронизации, третий выход которого соединен с синхровходом телевизионного индикатора, четвер тый выход блока синхронизации связан с первым информационным входом коммутатора адреса, выход которого соединен с первым адресным входом блока памяти, третий выход распределителя импульсов является выходом сигнала окончания записи устройства, выходы группы распределителя импульсов соединены с управляющими входами модуляционного блока, второй информационный вход коммутатора адреса является первым адресным входом устройства, пятый выход блока синхронизации соединен с управляющим входом комлутатора адреса и с тактовым входом распределителя импульсов, информационный вход блока памяти является информационным входом устройства, о т л и ч а ю щ е е с я тем, что, с целью расширения области применения путем обеспечения возможности просмотра изображения окном экрана по вертикали, в него введены элемент И, счетчик, сумматор и регистр, информационный вход которого является вторым адресным входом устройства, а выход подключен к первому информационному входу сумматора, выход которого связан с вторым адрес- ным входом блока памяти, а второй инющий вход регистра является вторым управляющим входом устройства.

2. Устройство по п. 1, о т л и— ч а ю щ е е с я тем, что блок синхронизации содержит генератор импульсов, счетчик точек, счетчик строк, з дешифратор, первый, второй, третий и четвертый триггеры, одновибратор и сумматор, первый, второй, третий и четвертый информационные входы которого соединены с выходами первого," второго, третьего и четвертого триггеров, входы "Установка в )" которых связаны с первым, вторым, третьим и четвертым выходами дешифратора соответственно, первый и второй информационные входы которого подключены соответственно к первому выходу счетчика точек и выходу счетчика строк, счетный вход которого связан с вторым выходом счетчика точек, счетный вход которого соединен с выходом генератора импульсов, вход одновибратора связан с выходом первого триггера, выход генератора импульсов является первым выходом блока, третий выход счетчика точек является вторым выходом блока, выход сумматора является третьим выходом блока, четвертый выход счетчика точек является четвертьпi выходом блока, выход первого триггера является пятым выходом блока, выход одновибратора является шестым выходом блока, выход четвертого триггера является седьмым выходом блока.

3. Устройство по п. 1, о т л и— ч а ю щ е е с я тем, что распределитель импульсов содержит сдвиговый регистр, дешифратор, первый, второй и третий триггеры, первый, второй, третий, четвертый и пятый элементы И, первую и вторую группы элементов И, первый выход сдвигового регистра соединен с первым входом первого элемента И, второй вход которого и первый вход второго элемента И соединены с первым выходом первого триггера, второй выход которого подключен к входу

"Установка в О" второго триггера, вы1437908

ЮЮл. 7 кол.4,6; у ход которого соединен с входом "Установка в 0" первого триггера, вход ,"Установка в 1" которого соединен с выходом третьего элемента И, первый вход третьего элемента И подключен к первому выходу дешифратора, второй вывыход которого подключен к входу "Установка в 1" третьего триггера, второму входу второго элемента И и входу 10

"Установка в 0" сдвигового регистра, третий выход дешифратора соединен с первыми входами четвертого и пятого элементов И, первый выход третьего триггера подклочен к второму входу пятого элемента И и первым входам элементов И первой группы, второй выход третьего триггера соединен с вторым входом четвертого элемента И и с первыми входами элементов И второй группы, вход "Установка в l" второго триггера является управляющим входом распределителя, тактовый вход сдвигового регистра соединен с первым входом дешифратора и является первым синхровходом распределителя, второй вход дешифратора соединен с вторыми входами элементов И первой и второй групп и является вторым синхровходом . распределителя, второй вход третьего элемента И является тактовым входом распределителя, второй выход сдвигового регистра является первым выходом распределителя, выход первого элемен" та И является вторым выходом распределителя, выход второго элемента И является третьим выходом распределителя, выходы четвертого, пятого элементов И, элементов И первой и второй групп являются выходами группы ° распределителя. 1437908

1437908 ч ч

Составитель А. Коробов

Редактор И. Касарда Техред M.äèäûK Корректор Э. Лончакова

Заказ 5898/51

Тираж 459 Подписное

ВПИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие," г. Ужгород, ул.. Проектная, 4