Селектор минимального сигнала

Селектор минимального сигнала

Иллюстрации

Показать все

Реферат

 

Изобретение относится к вычислительной технике. Цель изобретения - расширение функциональных возможностей селектора за счет упорядочения входных сигналов по величине. Селектор минимального сигнала содержит преобразователи 1,-1п входного напря

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН (19) (И) (58 4 С 06 (7 12

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (6i ) 1401491 ,(21) 4053274/24-24 (22) 08 ° 04.86 (46) 23.11.88. Бюл. Р 43 (72) Ю.Я. Никулин, С.M. Огреб и Ю.Н. Соловьев (53) 681.3 (088.8) (56) Авторское свидетельство СССР

1Ф 1401491, кл. G 06 G 7/12, 1985. (54) СЕЛЕКТОР MNHHMAJ&HOI 0 СИГНАЛА (57) Изобретение относится к вычислительной технике. Цель изобретения1 расширение функциональных возможностей селектора за счет упорядочения входных сигналов по величине. Селектор минимального сигнала содераит преобразователи 1,-1„ входного напря

1439626 жения в ток, дифференциальные оптроны 2,-2„, повторитель 3, токозадающий резистор 4, источник 5 постоянного напряжения, светодиод 6, фотодиоды 7-9, дополнительные токозадающие резисторы 10,-10„, блок компараторов 11, элемент И-НЕ 12, блоки

13,-13 „ определения номера сигнала, каждый из которых содержит первый

Изобретение относится к вычислительной технике и является усовершенствованием устройства того же назначения по авт. св. В 1401491.

Цель изобретения — расширение функциональных возможностей за счет упорядочения входных сигналов по величине.

На чертеже представлена схема селектора минимального сигнала.

Устройство содержит преобразователи 1,-1„ входного напряжения в ток, дифференциальные оптроны 2„-2„, повторитель 3, токозадающий .резистор 4, источник 5 постоянного напряжения.

Дифференциальные оптроны содержат светодиод 6, первый 7, второй 8 и третий 9 фотодиоды. Далее селектор содержит дополнительные токозадающие 20 резисторы 10,-10„, блок 11 компараторов, элемент И-HE 12, блоки 13,-1, определения номера сигнала, каждый из которых содержит первый элемент

И 14, дифференцирующий элемент .15, 25 триггер 16, первый элемент ИЛИ 17, второй элемент И 18, второй элемент

ИЛИ 19, счетчик 20.

Селектор работает следующим об разом.

В исходном состоянии нулевые потенциалы прямых выходов триггеров 16 поступают на соответствующие входы элемента И-НЕ 12, с выхода которого сигнал единичного потенциала поступает на первые входы элементов И 14, счетчики 20 обнулены.

Входные сигналы U -U, поступают на основные входы соответствующих преобразователей 1 1 KGTopble фор 40 мируют токи в цепях светодиодов 6 оптронов 2 1 — 2 элемент И 14, дифференцирующий элемент 15, триггер 16, первый элемент

ИЛИ 17, второй элемент И 18, второй элемент ИЛИ 19, счетчик 20. За счет последовательного отключения каналов с меньшим по величине входным сигналом определяются номера каналов по порядку убывания величин входных сигналов. 1 ил.

Светодиоды 6 оптронов 2„-2 „ излучают световые потоки, мощность которых пропорциональна соответствующим входным сигналам.

Так как вторые фотодиоды 8 оптронов 21-2 „ соединены последовательно и согласно и на них подается обратное смещение источника 5, то воздействие световых потоков на эти фотодиоды 8 приведет к формированию на входе повторителя 3 фототока, величина которого линейно зависит от минимального из входных сигналов. На выходе повторителя 3 формируется сигнал

Н, пропорциональный минимальному бык входному сигналу. Так как на третьи фотодиоды 9 всех оптронов 2,-2„ подается обратное смещение источника 5, то воздействие световых потоков на эти фотодиоды 9 приведет к формированию на соответствующих входах блока

11 компараторов фототоков, величины которых пропорциональны соответствующим входным сигналам U U„, Блок 11 компараторов состоит из и комнараторов, на первые входы которых поступают сигналы, пропорциональные входным, а на вторые входы компараторов поступает минимальный сигнал с выхода повторителя 3. Поэтому единичный сигнал появится только на том выходе блока, номер которого соответствует минимальному сигналу.

Пусть на основной вход преобразователя 1, подан минимальный сигнал.

На первом выходе блока 11 компараторов появится сигнал Ue„„ . вык1

В блоке 13 с выхода элемента

И f 4 данный сигнал поступит на вход дифференцирующего элемента 15 и на единичный вход триггера 16, на вы39626

Селектор минимального сигнала по авт. св. Н 1401491, о т л и ч а ю— шийся тем, что, с целью расширения функциональных возможностей за счет упорядочения входных сигналов по величине, селектор содержит элемент И-НЕ и и блоков определения номера сигнала по числу исследуемых входных сигналов, а каждый блок определения номера сигнала содержит

55 триггер, дифференцирующий элемент, первый и второй элементы ИЛИ, два элемента И и счетчик, при этом i-й выход блока компаратОров соединен с первым входом первого элемента И

14 ходе дифференцирующего элемента 15 сформируется сигнал, который через первый элемент ИЛИ 17 запишется в счетчик 20 как "1". Одновременно выходной сигнал дифференцирующего элемента 15 поступит на первые входы вторых элементов ИЛИ 19 блоков 13.— а

13„, с выходов данных вторых элементов ИЛИ 19 сигналы поступят на вторые входы элементов И 18 блоков 13 —

13„ и поскольку триггеры 16 блоков

13> -13„ находятся в нулевом состоянии

1 то выходные сигналы элементов

И 18 блоков 13 -13„ будут равны нулю.

В блоке 13, единичный сигнал с выхода триггера 16 поступит на первый вход элемента И-.НЕ 12 и на первый вход элемента И 18 блока 13, а

У также поступит на дополнительный вход преобразователя 1 и сложится с .

4 сигналом U,.

В результате сигнал U станет максимальным из всех сигналов, поданных на вход, а минимальным станет один из сигналов U --U„.

Пусть минимальным входным сигналом стал сигнал U, тогда на втором выходе блока компараторов 11 появится сигнал U „,„, который в блоке 13 через элемент И 14 поступит на вход дифференцирующего элемента 15 и на единичный вход триггера 16; на выходе дифференцирующего элемента 15 сформируется сигнал, который через первый элемент ИЛИ 17 запишется в счетчик 20 как "1". Одновременно выходной сигнал дифференцирующего элемента 15 поступит на первые входы вторых элементов ИЛИ 19 блоков 13,, 13 -13„, с выходов которых сигналы поступят на вторые входы элементов

И 18 блоков 13,, 13 -13„ . Триггеры

16 блоков 13 -13„ находятся в нулевом состоянии, поэтому выходные сигналы элементов И 18 блоков 13 -13„ будут равны О.

В блоке 13, триггер 16 находится в единичном состоянии, поэтому сигнал с выхода элемента И 18 данного блока через первый элемент ИЛИ 17 поступит на вход счетчика 20, в который запишется число 2.

Одновременно в блоке 13 единичный сигнал с выхода триггера 16 поступит на первый вход элемента И 18, а также на второй вход элемента И-НЕ

12 и на дополнительный вход преобразователя 1„ . Далее минимальным входным сигналом станет один из сигналов Uä -I.

Пусть входным минимальным сигналом станет сигнал U

В счетчик 20 блока 13 запишется

"1", в счетчик 20 блока 13, запишется "3", а в счетчик 20 блока 13

"2" ° Подобным образом схема работа10 ет до появления последнего минимального входного сигнала.

Пусть последним минимальным входным сигналом стал сигнал U„.

Тогда на и-м выходе блока 11 комf5 параторов появится сигнал Uebixn в счетчик 20 блока 13„запишется "1", а в счетчик блоков 13,-13„, запишутся числа на единицу больше ранее записанных чисел.

20 Одновременно в блоке 13„ выходной сигнал с выхода элемента И 14 переведет триггер 16 в единичное состояние, потенциал на единичном выходе которогс поступит на первый вход элемента И 18, 25 а также на и-й вход элемента И-НЕ 12 и на дополнительный вход преобразователя 1„ .

Поскольку на все входы элемента

И-НЕ 12 поданы единичные потенциалы, 30 на его выходе сформируется нулевой сигнал, который запретит дальнейшее прохождение сигналов через элементы

И 14.

Таким образом, каждому входному сигналу будет присвоен номер, записанный в счетчике 20 соответствующего блока определения номера сигнала.

Преобразователи 1,-1„ выполнены на основе операционных усилителей, обес"

40 печивающих суммирование двух сигналов.

Формула изобретения

Составитель Г. Осипов

Техред М.Ходанич

Корректор Л. Патай

Редактор Л. Гратилло

Заказ 6080/50 Тираж 704

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб,, д. 4/5

Подписное

Производственно-полиграфическое предприятие, r. Ужгород, ул. Проектная, 4

5 1439626 6

1-го блока определения номера сигна- полнительным входом преобразователя ла, i = 1,п, выход первого элемента входного напряжения в ток соответстИ в каждом блоке определения но- вующего канала и с соответствующим мера сигнала соединен с единичным входом элемента И-НЕ, выход которого входом триггера и через дифференциру- соединен с вторыми входами первых ющий элемент с первым входом первого элементов И всех блоков определения элемента ИЛИ, выход которого соеди- номера сигнала, выход дифференцирунен с входом счетчика, выход тригге- ющего элемента каждого блока опредера и выход второго элемента ИЛИ через 10 ления номера сигнала соединен с соотвторой элемент И соединены с вторым ветствующими входами вторых элеменвходом первого элемента ИЛИ, выход тов ИЛИ остальных блоков определения триггера соединен, кроме того, с до- номера сигнала.