Устройство для контроля оперативных запоминающих устройств

Устройство для контроля оперативных запоминающих устройств

Иллюстрации

Показать все

Реферат

 

Изобретение относится к области вычислительной техники и предназначено для испытаний микросхем оперативных запоминающих устройств (ОЗУ) Цель изобретения - расширение области применения за счет возможности проведения двухэтапного контроля микросхем ОЗУ. Устройство содержит тактовый генератор 1, счетчик 2 адреса, счетчик 3 подциклов, счетчик 4 циклов блок 5 пуска-останова, п элементов ИСКЛЮЧАЮОШЕ ИШ1 6, элемент ИЛИ-НЕ 7, первый блок 8 сравнения, формирователь 9 сигналов Выбор кристалла, усилители адресных сигналов 10, управляющих сигналов 11, информационных сигналов 12, сигналов Выбор кристалла 13, элемент И-НЕ 14, блок 15 формирования конца цикла, блок 16 сравнения. 1 нл.

СОЮЗ СОВЕТСКИХ СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (51)4 1| С 29/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А BTOPCHOIVIV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 4134465/24-24 (22) !4.10,86 (46} 30,11,88. Вюл. У 44 (72} С.Н.Семенов и Ю.А.||арков (53) 681.327 ° 6(088.8) (56) Авторское свидетельство СССР

У 622174, кл. G 11 С 29/00, 1978.

Авторское свидетельство СССР

1244727, кл. G 11 С 29/00, 1984. (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ОПЕРАТИВНЪ|Х ЗАПОМИНАЮЩИХ УСТРОЙСТВ (57) Изобретение относится к области вычислительной техники и предназначено для испытаний микросхем оперативных запоминающих устройств (ОЗУ), „„SUÄÄ 1441457 А1

Цель изобретения — расширение о бласти применения за счет возможности проведения двухэтапного контроля микросхем ОЗУ, Устройство содержит тактовый генератор 1, счетчик 2 адреса, счетчик 3 подциклов, счетчик 4 циклов, блок 5 пуска-останова, п элементов

ИСКЛЮЧАЮЩЕЕ ИЛИ 6, элемент ИЛИ- IE 7, первый блок 8 сравнения, формирователь 9 сигналов "Выбор кристалла", усилители адресных сигналов 10, управляющих сигналов 11, информационных сигналов 12, сигналов "Выбор кристалла" 13, элемент И-HE 14> блок 15 формирования конца цикла, блок 16 сравнения. 1 нл, с

14414

Изобретение относится к вычислительной технике и может быть использовано для испытаний микросхем оперативных запоминающих устройств (ОЗУ).

Цель изобретения †. расширение области применения устройства за счет возможности проведения двухэтапного контроля микросхем ОЗУ.

На чертеже изображена схема предлагаемого устройства.

Устройство содержит тактовый генератор 1, счетчик 2 адреса, счетчик 3 подциклов, счетчик 4 циклов, блок 5 пуска-останова, и элементов ИСКЛЮЧАЮ- 15

ЩЕЕ ИЛИ 6, элемент ИЛИ-НЕ 7, первый блок 8 сравнения, формирователь.9 сигналов "Выбор кристалла, усилитель

10 адресных сигналов, усилитель ll управляющих сигналов, усилитель 12 20 информационных сигналов, усилитель

13 сигналов "Выбор кристалла", элемент И-HE 14, блок 15 формирования конца цикла, второй блок 16 сравнениня, И блоков 17 индикации и М кон- 25 тролируемых микросхем ОЗУ 18.

Устройство работает следующим Образом.

На первом этапе контроля выявляются неисправности схем "Выбор кристал- 30 ла". (СЕ) . При выключенных цепях "Выбор кристалла" устройство формирует управляющие сигналы и тестову10 последовательность на запись. В тех кана- .а лах, где схемы "Выбор кристалла" контролируемых микросхем ОЗУ не выключились, будет сформирован сигнал

"Брак".

На втором этапе контроля устройство работает в режиме записи и считывания записанной информации, при котором осуществляется выявление неисправностей проверяемых микросхем ОЗУ, но при этом на втором этапе испытаний, в отличие от первого, имеет мес- 45

ТО ПОЛНЫЙ ЦИКЛ KOHTPOJIRo

Перед началом работы устройства счетчик 2 адреса, счетчик 3 подциклов и счетчик 4 циклов устанавливаются в нулевое состояние.

По команде "Пуск" блок 5 пуска-останова запускает тактовый генератор

I который начинает. выдавать тактовые импульсы на первый вход М блоков

17 индикации и на счетный вход счетчика 2 адреса.

Счетчик 2 адреса формирует код адреса, по которому производится обращение к ячейке памяти, 57 2

Код адреса поступает на первые вхо- ды элементов ИСКДОЧАЮЩЕЕ ИЛИ 6 и на соответствующие входы усилителя

10 адресных сигналов, с выходов которого код поступает на соответствующие адресные входы проверяемых микросхем

ОЗУ.

На вторые входы и элементов ИСКЛОЧАЮЩЕЕ ИЛИ 6 поступает код с выхода счетчика 4 циклов. Переполнение счетчика 2 адреса означает прохождение одного подцикла.Переполнение счетчика 4 циклов означает прохождение одного большого цикла контроля °

Иладший выходной разряд счетчика

3 подциклов формирует код, обеспечивающий режим записи и считывания ("0" - Запись", ") — "Считывание" ) информации для контролируемых микросхем ОЗУ.

Таким образом, код адреса поступа.ет в контролируемые микросхемы ОЗУ е выходов счетчика 2 адреса через усилитель 10 адресных сигналов и этот же код поступает на первые входы соответствующих и элементов ИСКЛЮЧАЮЩЕЕ

ИЛИ, на вторые входы которых подаются сигналы с соответствующих выходов счетчика 4 циклов.

Сигналы с выходов и элементов ИСКЛЮЧАЮЩЕЕ ИЛИ поступают на входы элемента ИЛИ-НЕ 7, с выхода которого сигналы поступают на первый вход первого блока 8 сравнения, на второй вход которого поступают сигналы с выходной шины старшего разряда счетчика

3 пофциклов, Первый блок 8 сравнения формирует тестовую последовательность импульсов, поступающую через усилитель 12 информационных сигналов на информационные входы контролируемых микросхем ОЗУ. Кроме того, эта же тестовая последовательность через элемент

И-НЕ 14 поступает на первые входы

М блоков сравнения, которые осуществляют сравнение поступающих на контролируемые микросхемы ОЗУ кодов со считанными из них.

При совпадении на протяжении всего цикла контроля информации, записанной в контролируемую микросхему ОЗУ, с информацией, считанной из этой микросхемы, о"уществляется следующий цикл записи-считывания.

По результатам сравнения информации, записаМной в контролируемые микз 1441457 росхемы ОЗУ и считанной из них, формируется сигнал "Годен - брак" и saгорается элемент индикации, по котороиу фиксируется отказ каждой конкретной контролируемой микросхемы

ОЗУ.

Устройство на втором этапе контроля производит тестовый контроль взаимосвязей между адресными ячейками и 10 разрядами памяти контролируемых микросхем ОЗУ. При этом устройство позволяет проверить микросхемы ОЗУ модифицированным тестом типа бегущая и 1 lt 114 ъ!Ф 15

Составитель Ю.Сычев

Техред М.Ходанич

Редактор А.Ренин

Корректор Н.Король

Заказ 6293/55 Тираж 590 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д . 4!5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4

Формула изобретения

Устройство для контроля оператив ных запоминающих устройств, содержащее тактовый генератор, счетчик адре- 20 са, счетчик одциклов, счетчик циклов, блок пуска-останова, блок элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, элемент ИЛИ-.

НЕ, первый блок сравнения, второй блок сравнения, причем первый выход тактового генератора соединен с вхо- ° дом синхронизации счетчика адреса, выходы которого соединены с входами первой группы блока элементов ИСКЛЮЧАК61ЕЕ ИЛИ и янляются адресными выходами устройства, выход переполнения счетчика адреса соединен с входом синхронизации счетчика подциклов, выход младшего разряда которого является выходом запись-чтение устройст- 35 ва, выход старшего разряда счетчика подциклов соединен с первым входом первого блока сравнения, второй вход которого соединен с выходом элемента

ИЛИ-НЕ, входы которого подключены к 40 выходам блока элементов HCKJMЧАЮЩЕЕ

И11И, входы нторой группы которого подключены к ныходам счетчика циклов, вход синхронизации которого соединен с выходом переполнения счетчика подцикла, первый выход блока пуска-останона соединен с входом тактового генератора, второй выход которого является первым управляющим выходом устройства, второй выход блока пуска-останова является вторым управляющим выходом устройства, выход второго блока сравнения является выходом результата контроля устройства, первый вход второго блока сравнения является информационным входом устройства, о т л и ч а ю щ е е с я тем, что, с целью расширения области применения устройства за счет пронедения днухэтапного контроля микросхем ОЗУ, н него введены блок формирования конца цикла, элемент И-НЕ и формирователь сигналов выбора кристалла, причем выход формирователя сигналов выбора кристалла соединен с первым входом элемента И-НЕ и первым входом блока формирования конца цикла и является выходом выбора кристалла устройства, выход переполнения счетчика подциклов соединен с третьим входом блока формирования конца цикла, выход переполнения счетчика циклов соединен с вторым входом блока формирования конца цикла, выход которого соединен с входом блока пускаостанова, выход первого блока сравнения соединен с вторым входом элемента

И-НЕ и является информационным выходом устройства, выход элемента И-НЕ соединен с вторым входом второго блока сравнения.