Вероятностный интегрирующий преобразователь аналог-код

Вероятностный интегрирующий преобразователь аналог-код

Иллюстрации

Показать все

Реферат

 

СОЮЗ СО8ЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК д !! Н 03 М 1/04

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 4275313/24-24 (22) 13.04„87 (46) 30.11 88,. Бюл. N 44 (72) Г.В,Гобрис, В.Г.Корчагин, Л.Я, Кравцов, А. С. Столяров

А. К в Толманов (53) 681,325 (088.8) (56) Гладкий В.С. Вероятностные вычислительные модели. М.: Наука, 1973, с. 113.

Авторское свидетельство СССР

Н - 1229950 р кп. Н 03 М 1/04, 984. (54) ВЕРОЯТНОСТНЫЙ ИНТЕГРИРУЮЩИЙ

ПРЕОБРАЗОВАТЕЛЬ АНАЛОà — КОД ,(57) Изобретение относится к автома,тике и вь числительной технике и может быть использовано в измерительных системах, измерительно-вычислительных комплексах. Изобретение позваляет повысить точность преобразования за счет того, что в устройство, содержащее генератор случайных чисел, цифроаналоговый преобразователь, компаратор, элемент И, счетчик импульсов и блок синхронизации, введены регистр, два цифроаналоговых преобразователя, аналоговый вычитатепь, блок масштабирования, блок ремасштабирования, два компаратора, два элемента И 4, реверсив ый счетчик и сумматор. Поставленная цель достигается за счет разделения математического ожидания процесса и центрированной величины ординаты с дальнейшим масштабированием; более полным диапазоном динамического представления, ремасштабированием и точным сложением с величиной математического ожидания. 3 з.п. ф-лы, 4 ил.

1441476

Выходные разряды счетчика 46

Вьгходы дешифратора 47 п/и

1 2 3 4

« (2 3 ... К2 К К

0 0 0 0 ... 0 О 0 О ... 0 О 1

1 0 О 0 ... 0 0 0 0 ... 0 1 0

Х 0 0 ... 0 О О О ° ° ° О 1 0

О О ... 0 0

1 0 ... 0 О

Изобретение относится к автоматике и вычислительной технике и может быть использовано в измерительных системах, измерительно-вычислительных комплексах.

Цель изобретения — повышение точности преобразования.

На фиг.1 изображена блок-схема предлагаемого преобразователя; на !О фиг.2 — функциональная схема блока масштабирования; на фиг.3 - функциональная схема блока синхронизации; на фиг. 4 — функциональная схема блока ремасштабирования. !5

Преобразователь содержит блок 1 масштабирования, компараторы 2 и 3, ° элементы И 4 и 5, реверсивный счетчик 6, блок 7 ремасштабирования, аналоговый вычитатель 8, цифроаналоговый 20 преобразователь (ЦАП) 9, регистр 10, компаратор 11, элемент И 12, счетчик

13 импульсов, ЦАП 14 и 15, генератор

16 случайных чисел, сумматор 17, блок

18 синхронизации, входную 19 и выход- 25 ную 20 шины, входные 2! — 25 и выходные 26 и 27 шины блока 1 масштабирования, входную 28 и выходные 29

33 шины блока 18 синхронизации, входные 34-36 -и выходную 37 шины блока

7 ремасштабирования.

Блок 1 масштабирования содержит регистр 38, аналоговые ключи 39.139.К, усилители 40 и 41, компаратор

42, триггер 43, элемент 44 равнознач-35 ности, элемент И 45, счетчик 46 импульсов, дешифрат ор 47, резисторы

48-50 и резисторы 51.1-51.К.

Блок 18 синхрониз ации содержит эле-gg менты 52-54, задержки, элемент ИЛИ

55, элемент 56 задержки, элемент, ИЛИ 57, сче1чик-делитель 58, элемент

ИЛИ 59, элемент И 60, генератор 61 тактовых импульсов, элемент И 62 и триггер 63.

Блок 7 ремасштабирования содержит регистр 64, 1 2 элементов И 65.1

65.(1 — 2), (66.1-66.К) групп элементов И-HF. объединенных по и элементов, причем первые входы элементов И-НЕ каждой группы объединены и являются управляющим входом группы, а вторые входы элементов И-НЕ каждой группы являются информационными входами каждой группы элементов И-HE.

Преобразователь работает следующим образом.

Работа преобразователя начинается с режима начальной установки. Сигнал начальной установки поступает в блок

18 синхронизации по шине 28 извне и предшествует началу преобразования.

По сигналу начальной установки в блоке 18 синхронизации заблокируется выход генератора 61 на элементе И 62 по инверсному входу. Одновременно через элемент ИЛИ 59 сбрасывается счетчик-делитель 58, через элемент

ИЛИ 55 сформируется сигнал по шине

31 на сброс счетчиков 13 и 46 в блоке

1 масштабирования и через время с задержки, определяемое параметрами элемента 54 задержки, пройдя через элемент ИЛИ 57, сформируется сигнал по шине 32 на запись содержимого в регистры 10 и 38 (в блоке 1 масштабирования). Непосредственно по сигналу начальной установки будет обнулен реверсивный счетчик 6 и установлен в исходное состояние генератор 16 случайных чисел (связи не показаны), в результате чего в регистре 10 окажется записанным нуль из обнуленного счетчика 13.

В соответствии с таблицей в регистр 38 записывается код.

1441476

Продолжение таблицы

Выходы дешифратора 47

Выходные разряды счетчика 46 ((I (Х Г

11 и/и

Г(ГУ

1 2 3 4

Х Х Х 1 ... О О . 3 О ... 1 0 О

Х Х Х X ... 1 1 0 0 ... 0 .0 О

"0" — уровень логического нуля

"1" — уровень логической единицы, Х вЂ” безразличное состояние.

После снятия потенциала начальной установки разблокируется прохождение 20 сигналов генератора 61 тактовых импульсов через элемент И 62 на триг"

rep 63. Тактовая частота делителя на триггере 63 и с прямого выхода поступает на счетный вход счетчика-делителя 58 и по шине 29 поступает на изменение состояния генератора 16 и на входную шину 23 блока 1 масштабирования. Импульсы с инверсного выхода триггера 63 по шине 30 подаются З0 на вторые входы элементов И 4,5 и 12.

В дальнейшем (до переполнения счетчика-делителя 58 блока 18 синхронизации) будут вышаваться только эти тактовые импульсы по шинам 29 и 30.

Входное преобразуемое напряжение X(t) с входной шины 19 поступает на первый вход компаратора 11 и на вход "Уменьшаемое" аналогового вычитателя 8. На второй вход компаратора 11 подается случайное напряжение с. цифроаналогового преобразователя (ЦАП) 14. Компаратор 11 формирует на выходе импульс, если случайное 4> напряжение окажется ниже входного.

Этот импульс поступает на элемент

И 12, стробируется тактом и выдает с выхода элемента И 12 на вход счетчика 13 импульс, который суммируется данным счетчиком.

На второй вход аналогового вычитателя 8 — вход "Вычитаемое"— подается напряжение, пропорциональное содержимому регистра 10. Посколь- 5 ку после начальной установки содержимое регистра 10, преобразованное в цифроаналоговом преобразователе

9, равно нулю, то с выхода Разность

И Il

1 2 3 ... K-2 К-1 К вычитателя 8 на входную шину 21 блока 1 масштабирования поступает нецентрированная величина процесса, равная Х(t) . !

В блоке 1 масштабирования регистр

38 начальной установки приведен в состояние, соответствующее работе масштабирукщего усилителя 40 с максимальным коэффициентом усиления, равным 2 (аналоговый ключ 39.К и резистор 51.К передают напряжение обратной связи). Поэтому сигнал по шине 26 блока 1 масштабирования передается на суммирующий и вычитающий входы компараторов 2 и 3. Случайное напряжение Бк с выхода ЦАП подается на вычитающий вход компаратора 2 и с выхода ЦАП 15 подается на суммирующий вход компаратора 3 °

Таким образом, на входах компараторов 2 и 3 случайное напряжение изме" няется соответственно в пределах (О, U ) и (— U О) . Напряжение преобразуемого сигнала может находиться в диапазоне (— U „, U „). При этом следует помнить, что (Б„

Uon °

Компаратор 2 с элементом И 4 служит для преобразования "положительной полуволны" входного напряжения.

Когда Х(й) ) О, то на выходах элемента И 4 могут появляться импульсы

Х+(й.) с вероятностью P = --- — где U

+ 11 У оп

on

I Х(С) „ . В это время на входе элемент а И 5 — логический ноль, т ак как "к + X(t) °

Компаратор 3 с элементом И 5 служит для преобразования "отрицательной полуволны" входного напряжения.

1441476

Когда X(t) (О, ч о на выходах элемента И 5 могут появляться импульсы с

Х (t) вероятностью P = --- — так как

Р

11 оп 5 при равномерном распределении значений -U с данной вероятностью будет выполняться неравенство Х (t)c -U

) при этом на входе элемента И 4 — логический нуль, так как Х (t) (U< . 10

Таким образом, при значениях

X(t) > О импульсы будут поступать только на суммирующий вход реверсивного счетчика 6, а при значениях

X(t): 0 — только на вычитающий вход счетчика 6. При этом частота (вероятность) появления импульсов пропорциональна модулю I X(t)j входного напряжения.

В течение цикла (до переполнения счетчика-делителя 58) в счетчике 13 накапливается некоторое количество импульсов, пропорциональное величине математического ожидания.

M(X(t) = QP, X(t).

Р

В N-ом цикле, равном 2, где р разрядность счетчика-делителя 58, на выходе счетчика-делителя появляется сигнал переполнения, который по шине 33 организует перезапись содержимого регистра 38 масштаба в регистр 64 коэффициента ремасштабирования, 35 а через время, определяемое параметром элемента 56 задержки, через элемент ИЛИ 57 по шине 32 сформируется сигнал записи содержимого счетчика 13 в регистр 10 и содержимого 40 счетчика 46, преобразованного через дешифратор 47, — в регистр 38. Сигналы по шинам 33 и 32 привязаны к импульсам с прямого выхода триггера

63, сигнал переполнения регистра, выдаваемый по шине 31, будет привязан к импульсу с инверсного выхода триггера 63 и задержан относительно него на время а, определяемое параметром элемента 53 задержки. Эта привязка с задержкой на время, равное осуществляется на элементе И 60.

С выхода элемента И 60 через элемент

ИЛИ 55 будет сформирован сигнал по шине 31, который сбросит в ноль содержимое счетчиков 13 и 46.

Сигнал по шине 33 позволяет произвести на сумматоре 17 восстановление полной величины преобразуемого напряжения посредством суммирования (команда на суммирование выдана с шины 33 на вход сумматора 17) математического ожидания напряжения X(t) с предыдущего цикла преобразования

М " (Х{ )), записанного в регистре

10 (в первом после начальной установки цикле регистр 10 обнулен) по входу второго слагаемого и масштабированной величины математического ожидания центрированного напряжения: а 1 - )

Х = X(t) - M (X(t));

k x - k fx(r) — м ""j, где k — коэффициент масштабирования 1 c(1 2,...,2к );

1 — предыдущий цикл пр еоб р аз ов ания.

В реверсивном счетчике 6 образуето ся величина k„X, которая перед поступлением в сумматор ремасштабируется, т.е. домножается на коэффициент

1 м

Г

С выхода блока 7 ремасштабировао ния величина Х поступает на вход первого слагаемого сумматора 17. С выхода сумматора величина

o (l,-i) Х; = Х + М (X{t)) поступает на выход по выходным шинам 20.

Коэффициент k масштабирования определяется автоматически в блоке 1 масштабирования на основании анализа величины дисперсии П„преобразуемого напряжения, вычисляемой в блоке l.

Блок 1 масштабирования работает следующим образом. Напряжение исследуeMoI o случайного сигнала б „ с усилителя 41, который служит для смещения знакопеременного входного сигнала на величину, равную П,„ /2, где U „ - опорное (максимально допустимое) напряжение на входе преобразователя, приводится к диапазону (О, 1J „) с центром в точке, равной

U „ /2. При нулевом напряжении на входе блока масштабирования напряжение на выходе усилителя 41 будет равно

U« . При 11а„ф 0 напряжение на выходе усилителя будет больше или меньше U „/2 в зависимости от знака!

441476

I (IgIg 1 I„II,) (к) Р (к) (О ° 5 Хк) « о 2 О2

+(Ол5 — Х„) = 0,5+ 2Х„.

С выхода элемента 44 равнозначности бинарные символы Ек через элемент

И 45 поступают на вход счетчика 46, и+ 1 где.по окончанию периода N = 2 усреднения тактов (m — разрядность счетчика) формируется результат Z, содержащий в себе оценку дисперсии исследуемого сигнала. От результата счета зависит выбор одного из возможных коэффициентов k 6 (1,2,...,2" ) усиления масштабирующего усилителя

40. Математическое ожидание результата равно

45

1 О2

M(Z) = — M(Z ) = 0,5 + — Х к 50 к= КО

А

= 0,5 2В (Х), Так как в счетчике 46 не m «1, а

m разрядов, то единица (m + 1) "го раз-55 ряда выходит за пределы разрядной сетки и в счетчике непосредственно получается оценка дисперсии сигнала д > (при U» о 0 U П /2, иначе Usi„x с

ЦАП 14, равномерно расйределенное в диапазоне (О,U,„ ), напряжение U „ц, преобразуется в поспедовательность бинарных символов I „ с вероятностью появления единицы: 10 о

Бенк <оп /2+ Usx о

r(I ) = --- = — — — — --= 0 5+ Х к ° ю к °

11оп Uîii

О где Х „— нормированное (приведенное к единичному диапазону 15 (— 0,5; 0,5)) значение входного случайного сигнала.

Последовательность случайных символов I „непосредственно, а также через триггер 43 поступает на вхо- 20 ды элемента 44 равнозначности, выполняющего возведение в квадрат текущих значений исследуемого сигнала Х„. При этом в условиях независимости случайных символов I„è I„íà входах 25 данного элемента, обеспечиваемых триггером 43., вероятность появления единичного символа на его выходе равна

4 D" (Х) (при расположении запятой перед m-ым старшим разрядом счетчика 46).

Если случайный сигнал на входе блока масштабирования, изменяющийся

11 оп в диапазоне (— — — — -) имеет

2 2 нормальное распределение со среднеквадратическим отклонением, равным

UîA

Я = --- то дисперсия нормирован х 6 л ного сигнала равна D --, при

1 этом величина 4 D = — . Можно счик 9 тать, что вхо,цной случайный сигнал не требует усиления, если оценка лисп 1 персии сигнала равна 4 D (X))--. 16

Если же оценка дисперсии преобразуемого сигнала находится в пределах

1 л л 1

64 — с4 D {Х) с —; --- c Ь D (Х) с

16 256 64 и т.д., то входной случайный сигнал должен быть усилен соответственно в 2, 4 и т.д. раз, что и выполняется усилителем 40.

Вычисление оценки дисперсии исследуемого сигнала производится после каждых N тактов работы преобразовате ля. При этом двоичный код, определяниций один из К поддиапазонов нахождения указанной оценки по сигналу, заносится в регистр 38 после чего счетчик 46 возвращается в исходное состояние и процесс вычисления оцен4 ки D (Х) повторяется вновь.

Математическое ожидание результата, накаппиваемого в реверсивном счетчике 6 за время интегрирования

N тактов, может быть определено по формуле о ! "U. (t) 1 "U;,(Е) с; — — ÂÕ â€” = С;- — -М"- N%i Поп N ы v, (t) (1)

Uoii гдеN<+ И =N, Из (1) видно, что М(Хь„) представляет собой: несмещенную оценку Х „(t)

О среднего значения входного сигнап а, Дисперсия этой оценки вычисляется по формуле

144! 476

+ и

Ф где M . и M — случайные импульсы на суммирующем и вычитающем входах реверсивного счетчика б;

M(X „) и М(,(„„I)- математическое 1О ожидание абсолютных значений положительных и отрицательных полуволн сигнала Хвх() .

При симметричном распределении значений Х „(t) и Х „(t) имеем

Формул а из обр ет ения

2О

1. Вероятностный интегрирующий преобразователь аналог — код, содержащий генератор случайных чисел, первый цифроаналогoBbBi преобразователь, первый компаратор, первый эле- 25 мент И, 1-разрядный счетчик импульсов и блок синхронизации, первый выход которого соединен с тактовым входом генератора случайных чисел, выходы которого соответственно подключе- ЗО ны к информационным входам первого цифроаналогового преобразователя, вход опорного напряжения которого является первой входной шиной уровня опорного напряжения, а выход подключен к первому входу первого компаратора, второй вход которого является входной шиной, а выход подключен к первому входу первого элемента

И, выход которого соединен с тактовым входом 1-разрядного счетчика им11 13 пульсов, вход установки в О которого подключен к второму выходу блока синхронизации, вход которого является шиной начальной установки, о т л и ч а ю шийся тем, что, с целью повышения точности преобразования в него введены регистр, вто) рой и третий цифроаналоговые преобразователи, аналоговый вычитатель, - 50 блок масштабирования, второй и третий компараторы, второй и третий элементы И, и-разрядный реверсивный счетчик, блок ремасштабирования и сумматор, выход которого является выход55 ной шиной устройства, вход которого объединен с входом блока ремасштабирования и соединен с третьим выходом блока синхронизации, четвертый выход которого подключен к первому входу блока масштабирования и тактовому входу регистра, входы которого соответственно соединены с выходами 1раз рядного счетчик а импул ьсов, а выходы соответственно подключены к первой группе входов сумматора и соответствующим входам второго цифроаналогового преобразователя, выход которого подключен к входу "Вычитаемое" аналогового вычитателя, вход

11уменьшаемое! Которого соединен с входной шиной, а выход подключен к второму входу блока масштабирования, третий вход которого соединен с первым выходом блока синхронизации, четвертый вход объединен с первым входом второго компаратора и подключен к выходу первого цифроаналогового преобразователя, пятый вход соединен с вторым выходом блока синхронизации, пятый выход которого подключен к второму входу первого элемента И и первым входам второго и третьего элементов И, выходы которых соответственно подключены к входам суммирования и вычитания и-разрядного реверсивного счетчика, выходы которого соответственно подключены к первой группе входов блока ремасштабирования, выходы которого соответственно подключены к второй группе входов сумматора, группа выходов блока масштабирования соответственно подключена к второй группе входов блока ремасштабирования, выходы генератора случайных чисел соответственно подключены к входам третьего цифроаналогового преобразователя, вход опорного напряжения которого является второи входной шиной уровня опорного напряжения, а выход саединеп с первым входом третьего компаратора, второй вход которого объединен с вторым входом второго компаратора и соединен с выходом блока масштабирования, а выходы второго и третьего компараторов соответственно подключены к вторым входам второго и третьего элементов И, 2. Преобразователь по и. 1, о т л и ч а ю шийся тем, что блок масштабирования выполнен на регистре, (К + 3)-х регистрах, где К определяет диапазон масштабирования, равного 2, двух усилителях, компараток ре К-ключевых элементах, триггере, 7

1441476! 2 счетчике импульсов, дешифраторе, элементе равнозначности и элементе И

Ф выход которого подключен к тактовому входу счетчика импульсов, вход уста11 II

5 новки в 0 является пятым входом блока, а выходы соответственно подключены к входам дешифратора, выходы которого соответственно подключены к информационным входам регистра, 10 тактовый вход которого является первым входом блока, а выходы соответственно подключены к управляющим входам ключевых элементов и являются группой выходов блока, первый вход 15 элемента И объединен с тактовым входом триггера и является третьим входом блока, второй вход элемента И соединен с выходом элемента равнозначности, первый вход которого соединен 20 с выходом триггера, информационный вход которого объединен с вторым входом элемента равнозначности и соединен с выходом компаратора, первый вход которого является четвер- 25 тым входом блока, второй вход которого соединен с выходом первого усилителя и через первый резистор подключен к первому входу первогб усилителя, второй вход которого является 30 входной шиной уровня опорного напряжения, первые выводы второго и третьего резисторов объединены и являются вторым входом блока, второй вывод второго резистора соединен с первым 35 входом первого усилителя, первые выводы с четвертого по (К + 3)-й резисторов объединены с вторым выводом третьего резистора и подключены к первому входу второго усилителя, 40 второй вход которого является шиной нулевого потенциала, а выход подключен к аналоговым входам ключевых элементов и является выходом блока, выходы ключевых элементов с перво- 45

ro по К-й подключены к вторым выводам резисторов с четвертого по (К+3)-й.

3. Преобразователь по п.1, о т лич ающий ся тем, что блок синхронизации выполнен на четырех элементах задержки, триггере; делителе, двух элементах И, трех элементах ИЛИ и генераторе тактовых импульсов, выход которого подключен к первому входу первого элемента И, выход которого подключен к счетному входу триггера, прямой выход которого является первым выходом блока, а инверсный выход является пятым выходом блока и через первый элемент задержки подключен к первому входу второго элемента И, выход которого подключен к первому входу первого элемента ИЛИ и через второй элемент задержки подключен к первому входу второго элемента ИЛИ, выход которого подключен к первому входу делителя, второй вход которого подключен к прямому выходу триггера, а выход подключен к второму входу второго элемента И и является третьим выходом блока, второй вход первого элемента

И объединен с вторыми входами первого и второго элементов ИЛИ, входом третьего элемента задержки и является входом блока, первый и второй входы третьего элемента ИЛИ соединены с выходами третьего и четвертого элементов задержки соответственно, выход последнего из которых подключен к выходу делителя, выход третьего элемента ИЛИ является четвертым выходом блока, вторым выходом которого является выход первого элемента ИЛИ.

4. Преобразователь по п.1, о т— л и ч а ю шийся тем, что блок ремасштабирования выполнен на 1 — 2 элементах И, К-группах по и элементов И-НЕ каждая и регистре, тактовый вход которого является входом блока, информационные входы являются второй группой входов блока, а выходы соответственно подключены к управляющим входам групп элементов И-НЕ, информационные входы которых соответственно объединены и являются первой группой входов блока, первый выход первой группы элементов И-НЕ является перBblM выходом группы выходов блока,)-й выход i-й группы элементов И-НЕ подключен к i-му входу (j +2 — 1)-ro элемента И, где j c (1,п), i е (1 «K) выходы элементов И являются группой выходов блока, начиная с второгО, к-а а (п -2 +1)-й выход К-й группы элементов И-НЕ является 1-м выходом группы выходов блока.

1441476

1441476

ЭЪ b

Ъ

О

9 ю. оЮ EP

Составитель В. Гейнрихс

Редактор А.Ревин Техред М.Дидык Корректор И.Муска

Тираж 929 Подписное

ВПИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Заказ 6295/56

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4