Фазочувствительный демодулятор

Фазочувствительный демодулятор

Иллюстрации

Показать все

Реферат

 

Изобретение относится к области радиотехники и автоматики и может использоваться в системах автоматического регулирования и синхронного детектирования . Цель изобретения - повышение точности и быстродействия. Устр-во содержит два идентичных канала I и 2, алгебраический сумматор 3, г-р 4 опорной частоты, временной расt пределитель импульсов 5. Каждый канал содержит элемент интегрирования 6, ключ 7, запоминакщий элемент 8. В устр-во введены в каждый канал буферкаскад 9 и сумматор 10. В предлагаемом устр-ве за счет совмещения процессов выдачи информации и стирания t предыдущей информации время выдачи каждого канала составляет половину периода опорного сигнала, т. е. повышается быстродействие. Из-за отсутствия разрядных ключей интеграторов, которые приводят к увеличению уровня коммутационных помех и к неполному разряду конц-ра, устр-во имеет более высокую точность детектирования по g сравнению с известным устр-вом, Уро- - вень пульсаций Шз1ходного сигнала зна- // чительно ниже, чем в известном устрве, что тоже повышает точность фазочувствительного демодулятора. 1 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (51)4 Н 03 D 3/18

Ю30ВЗМ3

И : :"БЯ - 1 л, -, рЯ .:Я8

E:. iüýiü iQ i ..ki

ОПИСАНИЕ ИЗОБРЕТЕНИЯ ррррр»

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

Н АВТОРСКОМ .Ф СВИДЕТЕЛЬСТВУ 21 ) 4032396/ 24-09 (22) 04,03,86 (46) 07.12 ° 88. Вюл. У 45 (71) Челябинский политехнический институт им, Ленинского комсомола (72) Е.В.Анании, В,Я.Боос, Н.Е,Лях и

Р,З,Хусаинов (53) 62!, 376.55(088,8) (56)Авторское свидетельство СССР

Н 1352613р кл. Н 03 D 3/18р 18.09,94, (54) ФАЗОЧУВСТВИТЕЛЬНЫЙ ДЕИОДУЛЯТОР .. (57) Изобретение относится к области радиотехники и автоматики и может использоваться в системах автоматического регулирования и синхронного детектирования. Цель изобретения — повышение точности и быстродействия.

Устр-во содержит два идентичных канала 1 и 2, алгебраический сумматор 3, г-р 4 опорной частоты, временной расГ

„„SU„„144 126 А1 пределитель импульсов 5, Каждый канал содержит элемент интегрирования 6, кпюч 7, запоринающий элемент 8, В устр-во введены в каждый канал буферньФ каскад 9 и сумматор 10, В предлагаемом устр-ве за счет совмещения процессов выдачи информации н стирания р предыдущей информации время выдачи каждого канала составляет половину периода опорного сигнала, т, е, повышается быстродействие, Из-sa отсутствия разрядных ключей интеграторов, которые приводят к увеличению уровня коммутационных помех н к неполному разряду конц-ра, устр-во имеет более высокую точность детектирования по сравнению с известным устр-вом, Уровень пульсаций выходного сигнала значительно ниже, чем в известном устрве, что тоже повышает точность фазочувствительного демодулятора, 1 ил.

1443126

ВНИИПИ Заказ 6393/52

ТиРаж 929 Подписное

Произв.-полигр. пр-тие, г. Ужгород, ул. Проектная, 4

Изобретение относится к радиотехнике и автоматике и может использоваться в системах автоматического регулирования и синхронного детектирования.

Цель изобретения — повышение точности и быстродействия, На чертеже представлена структурная электрическая схема предлагаемого фазочувствительного демодулятора, Фазочувствительный демодулятор содержит два идентичных канала 1 и 2, алгебраический сумматор 3, генератор

4 опорной частоты, временной распределитель 5 импульсов, при этом каждый канал содержит элемент 6 интегри-. рования, ключ ?, запоминающий элемент 8, буферный каскад 9 и сумматор

10, 20

Фазочувствительный демодулятор работает следующим образом, Временной распределитель 5 импуль сов вырабатывает импульсы на замыкание ключа 7. В результате замыкания 25 ключа 7 происходит запись запоминающим элементом 8 значения напряжения с вь хода элемента 6 интегрирования, Далее в течение всего периода данное значение напряжения через буферный 30 каскад 9 и сумматор 10 подается на вход элемента 6 инте гриров ания, т, е, в течение периода происходит интегрирование входного напряжения и напряжения с выхода буферного каскада

9. Цикл работы второго канала аналогичен работе первого канала, но сдвинут во времени на полпериода опорной частоты, Таким образом, напряжение на выходе фазочувствительного демодулятора пропорционально амплитуде входного сигнала. При смене фазы входного напряжения на 180 изменяется и знак выходного напряжения, Если в известном устройстве из-за обнуления интегратора при помощи ключа в течение половины периода опорного сигнала время выдачи информации каждого канала составляет целый период, то в предлагаемом фазочувствитель-50 ном демодуляторе за счет совмещения процессов выдачи информации и .стирания предыдущей информации время выдачи каждого канала составляет лишь половину периода опорного сигнала р т ° e. 55 повышается быстродействие, Предлагаемый фазочувствительный демодулятор имеет более высокую точность детектирования по сравнению с известным устройством из-за отсутствия разрядных ключей интеграторов, которые приводят к увеличению уровня коммутационных помех и к неполному разряду конденсатора, Непосредственное соединение выходов элементов 6 интегрирования с входами алгебраичесКого сумматора 3 беэ участия дискретизирующих элементов приводит к уменьшению времени запаздывания выходного сигнала

IIo отношению к входному, так как об-. новление информации в данном случае происходит непрерывно, без дискретизации, Кроме того, уровень пульсаций выходного сигнала значительно ниже, чем в известном устройстве, что значительно влияет на точность фаэочувствительного демодулятора.

Формула изобретения

Фазочувствительный демодулятор, содержащий два идентичных канала, входы которых объединены и являются входом фазочувствительного демодулятора, а выходы обоих каналов соединены соответственно с первым и вторым входами алгебраического сумматора, выход которого является выходом фазочувст" вительного демодулятора, а также последовательно соединенные генератор опорной частоты и временной распределитель импульсов, первый и второй выходы которого соединены с управляющими входами соответственно первого и второго каналов, при этом каждый канал содержит йоследовательно соединенные элемент интегрирования, ключ и запоминающий элемент, причем управляющий вход ключа является управляющим входом канала, о т л ич ающий ся тем, что, сцельюповышения точности и быстродействия, в каждый канал введены последовательно соединенные буферный каскад и сумматор, при этом вх ц буферного каскада соединен с выходом запоминающего элемента, выход сумматора " с входом элемента интегрирования, причем второй вход сумматора является входом канала, а выход элемента интегрирования выходом канала,