Устройство для передачи и приема дискретной информации

Устройство для передачи и приема дискретной информации

Иллюстрации

Показать все

Реферат

 

Изобретение относится к электросвязио Цель изобретения - повышение скорости передачи информа1даи. Устрво содержит на передающей стороне. эл-ты И 1, 10, 11, 14 и 15, суммиру- Ю1 1ий и BbrqHTaKiiipiH счетчики 2 и 3, эл-ты ИЛИ 4 и 16, формирователь 5 импульсов , счетчик 6 импульсов, блоки задержки 7, 8 и 9, г-р 12 псевдослучайной последовательности (ПСП) ,и сумматор 13 по модулю два. На приемной стороне устр-во содержит вьделитель 17 ПСП, блоки .сравнения 18 и 29, г-р 19 ПСП, RS-триггер 20, счетчик 21 импульсов, эл-т И 22, суммирукндий счетчик 23, накопитель 24, триггер 25, регистры 26, 27 и 28 сдвига, кодопреобразователи 30 и 31 и канал связи 32. Цель достигается путем уменьшения длины кодового слова 3 ил, (С (Л 00 Ч 00

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН (19) (И) А1 (51)4 Н 03 М 13/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

H ABTOPCHOMV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 4229099/24-09 (22) 13.04.87 (46) 07.12.88. Бюл. Р 45 (72) А.JI. Козлов, Л.С. Сорока и Г.И. Васильев (53) 621.394.14(088.8) (56) Авторское свидетельство СССР

t> 873436, гч. Н 04 1. 1/10, 1977.

Авторское свидетельство СССР

Н - 951733, кл, Н 04 I, 1/10, 1979. (54) УСТРОЙСТВО ДЛЯ ПЕРЕДАЧИ И ПРИЕМА ДИСКРЕТНОЙ ИНФОРМАЦИИ (57) Изобретение относится к электросвязи. Цель изобретения — повышение скорости передачи информации. Устрво содержит на передающей стороне эл-ты И 1, 10, 11, 14 и 15, суммирующий и вычитаний счетчики 2 и 3, эл-ты ИЛИ 4 и 16, формирователь 5 импульсов, счетчик 6 импульсов, блоки задержки 7, 8 и 9, г-р 12 псевдослучайной последовательности (ПСП),и сумматор 13 по модулю два. На приемной стороне устр-во содержит выделитель 17 ПСП, блоки .сравнения 18 и 29, г-р 19 ПСП, RS — триггер 20, счетчик 21 импульсов, эл-т И 22, суммируняций счетчик 23, накопитель 24, триггер 25, регистры 26, 27 и 28 сдвига, кодопреобразователи 30 и 31 и канал связи 32.

Цель достигается путем уменьшения ппины кодового слова. 3 ил.

1443178

Изобретение относится к электросвязи и может быть использовано в системах передачи дискретной информации.

Целью изобретения является повышение скорости передачи информации путем уменьшения длины коцового слова, На фиг. 1 представлена структурная электрическая схема устройства для передачи и приема дискретной ин= формации," на фиг. 2 — временные диаграммы сигналов, поясняющие работу устройства для передачи и приема дискретной информации; на фиг. 3 — таблица истинности. 1r

Устройство для передачи и приема дискретной информации содержит на передающей стороне первый элемент

И 1, суммирующий счетчик 2, вычитающий счетчик 3, элемент ИЛИ 4, фор- 20 мирователь 5 импульсов,, счетчик 6 импульсов, блок 7 задержки. первый и второй дополнительнь:;е блоки 8 и 9 задержки, второй и третий элементы

И 10 и 11, генератор 12 псевцаслу- 25 чайной последовательности (ПСП), сумматор 13 по модулю два, первый и вта= рой дополнительные элементы И 14 и

15, дополнительный элемент ИЛИ 16, на приемной стороне — выделитель 17 псевдослучайной последовательности,. блок 18 сравнения, генератор 19 ПСП

КЯ-триггер 20, счетчик 2 1 импул ь сов, элемент И 22, суммирующий счетчик 23, накопитель 24, дополнительный триг35

rep 25, первый, второй и третий регистры 26-28 сдвига, блок 29 сравнения, первый и второй кодопреабразаватели 30 и 31.

На фиг. 1 также представлен канал

32 связи, Устройство для передачи и приема дискретной информации работает следующим образом.

Передаваемый дискретный сигнал (фиг. 2а) поступает на информационный вход ус ..ройства для передачи и приема дискретной информации (фиг.1), т.е. на первыи вход первого элемента И 1. На второй вход последнего со считывающего входа устройства для передачи и приема дискретной информации поступает последовательность счетных импульсов, период следования которых 1, показан на фиг. 2ь. Б про= извольные относительно передаваемого

55 дискретного сигнала моменты времени на опорный вход устройства для передачи и приема дискретнои информации паступают импульсы опорной последовательности (фиг. 2б), период следования которых Т должен быть меньше, чем минимальная длительность элемента передаваемога дискретного сигнала

Т,, т..е Т Т„. Причем период следования опорных импульсов Т, период следования счетных импульсов ". и длительность Т о связаны соотношениями

Т = (?" - 1)Г", Т р=Т+ Т+ .у гдеячисло разрядов двоичнога числа, опред еляюще г а колич ес т в о с тр с бир ующих импульсов периода 1, формируемых за время Т. При этом в интервале времени между двумя ollopHblMH импульсами не может быть более одного фронта передаваемого дискретного сигнала. При поступлении опорного импульса на суммирующий счетчик 2 последний выдает инфармацию, которая была в нем запис«=.íà, в вычитающий счетчик 3, а сам устанавливается в исходное состояние.

При этом счетные импульсы через первый элемент И 1 поступают на счетный вход суммирующего счетчика 2, если первый элемент И 1 открыт единичным потенциалам передаваемого дискретнога сигнала.

При появлении комбинации, отличной ат нулевой, в разрядах вычитающега счетчика 3 на выходе элемента

ИЛ1 4 формируется единичный сигнал, посредством которого на выходе формирователя 5 ва время переднего фронта действия этого потенциала формируется короткий импульс, который переводит счетчик 6 в его предельное состояние. Состояния счетчика 6 уменьшаются при поступлении импульсов на ега счетный вход. Единичным потенциалам с прямого выхода счетчика 6 открывается первый дополнительный элемент H 14. Па тактовому входу устройства для передачи л приема дискретной информации поступают высокочастотные тактовые импульсы (ВТИ)., длительность которых ранна половине их периода следования t, который в (и+1) раз меньше длительности Т наименьшего па длительности элемента передаваемога дискретнога сигнала.

Первый импульс из последовательности BTN после перехода счетчика 6 в предельное состояние через первый дополнительный элемент И 14 и далее через дополнительный элемент ИЛИ 16 и блок 7 задержки выдается в канал

32 связи. Этот импульс является марз 14431 кером, сигнализирующим (приемную сторону) о начале поступления очередной, следующей за ним, кодоной группы.

Этот же импульс через третий элемент

rz

И 11 поступает на счетный вход счетчика 6 и переводит его в предпредель,иое состояние. Следующий за этим импульс переводит счетчик 6 в состояние, при котором на его прямом и инверсном выходах формируются соответственно нулевой и единичный потенциалы. Нулевой потенциал с прямого выхода счетчика 6 закрывает первый дополнительный элемент И 14 и через первый дополнительный блок 8 задержки с временем задержки, равным времени срабатывания счетчика 6, также закрывает третий элемент И 11.

Время задержки второго дополни- 2р тельного блока 9 задержки выбирается больше времени задержки первого дополнительного блока 8 задержки и меньше половины периода t . Единичными потенциалами с выхода элемента 25

ИЛИ 4 и инверсного выхода счетчика 6 открывается второй элемент И 10, через который на тактовый вход генератора 12 и на счетный вход вычитающего счетчика 3 начинают поступать ВТИ 30 до тех пор, пока вычитающий счетчик

3 не устанавливается в нулевое состояние. В этом случае подача ВТИ прекращается. Под действием этих ВТИ за время, не превышающее периода Т следования опорных импульсов, производится сдвиг фазы ПСП, формируемой в генераторе 12, на число шагов, соответствующее числу счетных импульсов, поступающих на вход суммирующего 40 счетчика 2. В сумматоре 13 и втором дополнительном элементе И 15 формируется кодовая группа биимпульсного кода, соответствующего коду, сформированному н генераторе 12, которая 4> через дополнительный элемент ИЛИ 16 и блок 7 задержки выдается в канал 32 связи сразу за маркерным импульсом.

Принимаемая с выхода канала 32 связи последовательность поступает на вьщелитель ПСГ(17. При наличии в принимаемой последовательности зачетного участка, не содержащего ошибок, с помощью вьщелителя 17 ПСП определяется значение ее фазы. С выхода вьщелителя 17 ПСП сигнал устанавливает RSтриггер 20 в единичное состояние, что приводит к открыванию элемента И 22, после чего с дополнительного тактово78

Ч

ro выхода устройства для передачи и приема дискретной информации на вход суммирующего счетчика 23 и на вход генератора 19 начинают поступать

8TH и производят сдвиг принятой (пре" дьщущей) ПСП относительно принимаемой. Сдвиг осуществляется до совпа" дения фаз указанных последовательностей. При этом сигналом с выхода блока 18 сравнения RS-триггер 20 устанавливается в нулевое состояние.

Сигналом с инверсного выхода P RSтриггера 20 производится перезапись содержимого суммирующего счетчика 23 в накопитель 24.

Суммирующий счетчик 23 осуществляет подсчет каждых (n+1) ВТИ, что эквивалентно определению конца интервала анализа кодовой комбинации в выцелителе 17 ПСП. Счтетчик 21 устанавливается в исходное состояние сигналом с дополнительного выхода выделителя 17 ПСП, сигнализирующего о начале анализа поступающей кодовой комбинации. После подсчета (п+1) ВТИ на выходе счетчика 21 формируется сигнал, поступающий на управляющий вход вьщелителя 17 ПСП и подготавлинающий его к анализу очередной кодовой комбинации.

С дополнительного опорного входа устройства для передачи и приема дискретной информации на его приемной стороне в произвольные моменты времени относительно времени действия опорных импульсов на передающей стороне поступают импульсы опорной последовательности с периодом Т. Каждый такой импульс поступает на счетный нход дополнительного триггера 25 (являющегося счетным триггером). Дпя раскодирования принимаемых комбинаций и принятия решения о полярности передаваемого сигнала анализируются по две следующие друг за другом кодовые группы. Текущая кодовая группа из накопителя 24 по импульсу записи, поступающему с инверсного выхода дополнительного триггера 25 на третий регистр 28, записывается в последний, Следующая кодовая группа аналогично по импульсу записи, поступающему с прямого выхода дополнительного триггера 25, записывается в первый регистр 26, Дополнительный блок 29 сравнения суммирует числа, записанные в . первом и третьем регистрах 26 и 28, и указанную сумму соавнивает с числом

Устройство для передачи и приема дискретной информации, содержащее на передающей стороне последовательно соединенные первый элемент И, суммирующий счетчик, вычитающий счетчик, элемент ИЛИ, второй элемент И и генератор псевдослучайной последовательности, а также третий элемент И и блок задержки, выход второго элемента И подсоединен к счетному входу

Вычитающего счетчика., причем первый и второй входы первого элемента И, считывающий вход суммирующего счетчика и первый вход третьего элемента И и Выход блока задержки являются соответственно информационным, считывающим и опорным входами, тактовым входом и канальным выходом устройствае на приемной стороне — последовательно соединенные выделитель псевдослучайной последовательности, блок сравнения, RS-триггер, элемент И, суммирующий счетчик и накопитель, а также дополнительный триггер и генератор псевдослучайной последовательности, вход. и выходы которого подключены соответственно к выходу элемента И и соответствующим входам блока сравнения, дополнительный выход выделителя псевдослучайной последовательности подсоединен к S-входу RSтриггера, инверсный выход которого подсоединен к считывающему входу суммирующего счетчика, причем информационный вход делителя псевдослучайной последовательности и второй вход элемента И являются соответственно канальным входом и дополнительным тактовым входом устройства, о т л и5 14431

n = 2 — 1. Если указанная сумма превьппает или равна числу и, то это означает, что на пер едаюшей стороне закодирована единичная посылка дискрет5 ного сигнала длительностью Т „„ „ причем n < Т„, „, и расположенная в средней части анализируемого интервала длительностью 2Т. При этом на выходе дополнительнсгq блока 29 срав- 10 нения вырабатывается единичный сигнал,:Если же сумма не превыщает числа и то это означает, что закодирована нулевая посылка длительност:ью

Тд„с +. расположенная в средней части анализируемого интервала длительностью 2Т, причем и 7» < Т „, . При этом на выходе дополнительного бчока

29 сравнения вырабатывается нулевой сигнал. Первый и второй кодопреобра- 20

ЗОВатели 30 и 31 ВыпОлнЯют функцию обратного преобразования двоичных кодов, записанньм в первом и третьем регистрах 26 и 28 .

В качестве приема рассмотрим слу- 25 чай передачи исходного дискретного сигнала, изображенного на фиг. 2а.

Для m = 2 временные диаграммы следо- вания опорных и счетньы ж пульcoB представлены соответственно на фиг.26 30 и в. На фиг. 2г изображень.: пачки счетных импул ьсов. поступающих на счетный- вход суммирующего счетчика 2 после первогс элемента И I, На фиг.

2д представлю.ны кодовые группы, счи35 тываемые из сужтирующего счетчика 2 в вычитающий счетчик 3 за соответствующие интервалы кодирования длит ль-. ностью Т. Далее допустим, что на приемной стороне пги раскодированин указанного дискретного сигнала, анализ начат в момент времени t (фиг. 2д). При этом за интервал вре— мени (t, „ — t „) в третий регистр

28 будет считана комбинация (1 из накопителя 24 а в первый регистр 26-комбинация C 00 7 Дополнительный блок 29 сравнения, производя сумьжровани этих чисел и сравнение указанной суммы с числом п = 3 (или (11>

50 в двоичном коде), в момент времени вырабатьгвает сигнал логической

Т единицы (фиг,, 2д), который поступает на дополнительные входы первого и второго кодопреобразователей - 0 и 31. По сигналу записи, поступа55 ющему в момен" времени t. „На первый вход второго регистра 27, в последний записывается в параллельном ко78 6 де кодовая комбинация (111000) (фиг. 2е), вырабатываемая первым и вторым кодопреобразователями 30 и 31 на основании таблицы истинности (фиг. 3). Затем посредством счетных импульсов, поступающих на считывающий вход второго регистра 27, указанная комбинация в последовательном коде считывается с выхода второго регистра 27. Кодовые комбинации, записываемые во второй регистр 32 в моменты времени «„Q е„9 «Q» Q и тек.5у и соответствующая им ог. бающая исходного двоичного дискретного сигнала также приведены соответственно на фиг. 2е.

Формула изобретения

7р! г! !

I ! !

01 11 00 01 11 011 01 01

8 текп t me 1 1 тек 2 Мтекз

11 g0 137

1,тек ц 7РКХ

1 о 111000!00111 7 711100 iÎ01 1! "ОУР11

Х !

7 м з ч ающе е с я тем, что, с целью повьппения скорости передачи информации путем уменьшения длины кодового слова, введены на передающей стороне последовательно соединенные формиро5 ватель импульсов, счетчик импульсов, первый дополнительный элемент И и дополнительный элемент ИЛИ, выход которого подсоединен к входу блока задержки, последовательно соединенные сумматор по модулю два и второй дополнительный элемент И, выход которого подсоединен к второму входу дополнительного элемента ИЛИ, а также первый 5 и второй дополнительные блоки зацержки, при этом вход и выход генератора псевдослучайной последовательности подключены соответственно к первому и второму входам сумматора по модулю два, прямой выход счетчика импульсов подсоединен через последовательно соединенные первый дополнительныи блок задержки и третий элемент И к счетному входу счетчика импульсов, инверсный выход которого подсоединен к вто- » рым входам второго элемента И и второго дополнительного элемента И, выход второго дополнительного блока задержки подсоединен к второму входу первого дополнительного блока И и третьему входу второго элемента И, причем вход второго дополнительного блока задержки подключен к первому входу третьего элемента И, на приемной стороне введены последовательно

35 соединенные первый регистр сдвига, 178 В первый кодопреобразователь и второй регистр сдвига, последовательно соединенные второй регистр сдвига н третий кодопреобразователь, выходы которого подсоединены к соответствующим . BTopbM информапионным входам второго регистра сдвига, а также счетчик импульсов, счетный вход и выход которого подключены соответственно к дополнительному выходу и управляющему входу выделителя псевдослучайной последовательности, при этом выходы накопителя подсоединены к соответствующим входам первого и второго регистров сдвига, выходы которых подсоединены к соответствующим первым и вторым входам дополнительного блока сравнения, выход которого подсоединен к дополнительным входам первого и второго кодопреобразователей, прямой выход дополнительного триггера подсоединен к тактовым входам первого и второго регистров сдвига, инверсный выход дополнительного триггера подсоединен к тактовому входу третьего регистра сдвига, а обнуляющий вход счетчика импульсов подключен к второму входу элемента И, причем дополнительный триггер выполнен в виде счетного триггера, а счетный вход дополнительного триггера и считывающий вход и выход второго регистра сдвига являются соответственно дополнительным опорным входом и считывающим входом и выходом устройства.

1443178

Составитель В. Орлов

Редактор А. Еугренкова Техред Л. Олийнык

Заказ 6396/55 Тираж 929 Подпис ное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытии

113035, Москва, Ж-35, Раушская наб., д, 4/5

Производственно-полиграфическое предприятие, г Ужго о л. Проектная, д у