Устройство для регулирования скорости электродвигателя

Устройство для регулирования скорости электродвигателя

Иллюстрации

Показать все

Реферат

 

Изобретение относится к систе- ;мам автоматического регулирования и может быть использовано для стабилизации скорости вращения электродвигателей постоянного тока. Целью изобретения является повышение быстродействия и точности устройства,. Устройство содержит генератор 1 задающей частоты, счетчики 2.8, регистры 3,4, сумматоры 5, 6, генератор 7 тактовой частоты, компаратор кодов 9, частотно-фазовый компаратор 10, логические элементы ИПИ-НЕ 11,12, ключ 3, электродвигатель 14, импульсный датчик скорости 15 Второй регистр 4 и сумматоры 5 и 6 образуют пропорниональнодифференцирующее звено, позволяющее получать корректирующий сигнал в цифровой форме, их связи с компаратором кодов 9 осуществляют контроль и блокировку работы фазовог о канала при переполнении кода второго сумматора 6, например при резком измен ении нагрузки, 1 ил. (О

СООЗ СОНЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК

А1 (19) О1) r, n5 а 11/01

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

И ABTGPCHGMV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТБЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЬТИЙ (21) 4181980/24-24 (22) 19.01.87 (46) 15.12.88. Бюл, Р 46 (72) С.ВЛурашкевич и А.В.Буравцев (53) 62,50 (088,8) (56) Авторское свидетельство СССР

У 989721, кл. Н 02 Р 5/06, 1980.

Авторское свидетельство СССР

У 1291938, кл. Л 05 В 13/62, 1985. (54) УСТРОЙСТВО ДЛЯ РЕГУЛИРОВАНИЯ

СКОРОСТИ ЭЛЕКТРОДВИГАТЕЛЯ (57) Изобретение относится к систе.мам автоматического регулирования и может быть использовано для стабилизации скорости вращения электродвигателей постоянного тока. Целью изобретения является повытттение быстродействия и точности -стройства„ Устройство содержит генератор 1 задающей частоты, счетчики 2,8, регистры 3,4, сумматоры 5, 6, генератор 7 тактовой частоты, компаратор кодов 9, частотно-фазовыый компаратор 10, логические элементы ИЛ.1-НГ 11,! 2, клят 13, электродвигатель 14, импуль сный датчик скорости 15. Второй регистр 4 и сумматоры 5 и 6 образуют пропорпиональттодифференпи1 уяттее звено, позволяющее получать корректирующий сигнал в цифровой форме, их связи с ком— паратором кодов 9 осуществляют контроль и блокировку раооты фазового канала при переполнении кода второго сумматора 6, например при резком изменении нагрузки. 1 ил.

1444708

Изобретение относится к системам автоматического регулирования и может быть использовано для стабилизации скорости вращения электродвига- 5 телей постоянного тока.

Целью, изобретения является повыше"" ние быстродействия и точности устройства.

На чертеже приведена схема стаби- 10 лизатора скорости электродвигателя, Устройство содержит генератор 1 задающей частоты, первый счетчик 2, первый регистр 3, второй регистр 4, первый сумматор 5, второй сумматор 6, 15 генератор 7 тактовой частоты, второй счетчик 8, компаратор кодов 9, частотно-фазовый компаратор 10, элементы ИЛИ-HE 11, 12, ключ 13, электродвигатель 14, импульсный датчик ско- 20 рости 15, первый 16 и второй 17 выходы частотно-фазового компаратора 10.

Устройство работает следующим образом.

Частотно-фазовый компаратор 10 имеет три режима работы: фазовый режим, когда Г „ = Г„,, при этом выходы 16 и 17 имеют низкое выходное напряжение, и два частотных. Первый частотный режим — когда частота при этом выход 16 принимаос ет высокое выходное напряжение. Второй частотный режим — когда Г „ аГ„,, при этом выход 17 принимает высокое 35 выходное напряжение. При подаче питающего напряжения, первоначально компаратор 10 произвольно устанавливается в одно из трех названных состояний. Во всех случаях с выхода 40 старшего разряда первого счетчика

2 на вход компаратора 10 начинает поступать частота f которая формируется первым счетчиком 2 путем деления на 2 частоты, поступающей 45 с генератора 1 задающей частоты.

Опорная частота переводит компаратор

10 в первый частотный режим, поскольку в начальный момент напряжение на электродвигателе 14 отсутствует, двигатель не вращается, и с импульсного датчика скорости 15 частота foe не поступает, т.е. выполняется неравенство f Ä f,, При этом на выхо« де 16 компаратора 10 устанавливает- ц ся высокий потенциал, который устанавливает выход первого логического элемента ИЛИ-HF, 11 в состояние с низким потенциалом. При foe > f0 выход 17 компаратора 10 находится в состоянии с низким потенциалом. Низкие потенциалы на входах второго логического элемента ИЛИ-НЕ 1 2 устанавливают на его выходе высокий потенциал, который переводит ключ 13,во включенное состояние. При этом электродвигатель 14 оказывается подключенным к цепи питания.

При разгоне электродвигателя 14 импульсный датчик скорости 15 начинает вырабатывать последовательность импульсов, Разгон электродвигателя продолжается до момента, пока частота с импульсного датчика скорости

15 не станет равной опорной, т,е.

f oq ос °

При этом компаратор 1О перейдет в режим фазового сравнения, на его выходах 1 6 и 17 устанавливаются низкие потенциалы, и элементы 11 и 12 пропускают на управляющий вход ключа

13 импульсную последовательность с выхода компаратора кодов 9.

Фазовый канал работает следующим образом.

С выхода счетчика 2 на входы регистра 3 поступают циклически изменяющиеся,коды. В момент прихода тактирующего импульса с датчика 15 логические уровни с выходов счетчика

2 записываются в регистр 3. В регистре 3 в виде двоичного кода записывается информация о текушем значении разности фаз частот „ и Г„

При поступлении очередного импульса с датчика 15 эта информация записывается в регистр 4, а в регистр 3 при этом записывается значение разности фаз на момент прихода очередного импульса с датчика 15. Сумматор 5 осуществляет сложение кодов с выходов регистра 3 и с инверсных выходов регистра 4, что эквивалентно вычитанию кодов. Полученный на выходе сумматора 5 разностный код характеризует изменение разности фаз за время между поступлениями двух импульсов с датчика 15 и является производной от разности фаз. Код с выхода сумматора 5 складывается в сумматоре 6 с коI дом регистра 3. Подключение выходов сумматора 5 к входам сумматора 6 может осуществляться, соответственно, первый разряд к первому разряду и т.д., а также со сдвигом, т.е. первый разряд сумматора 5 ко входу второго разряда сумматора 6 и всех осчетом знака перепал- ЗО

1 изобретения

Формул а

Составитель F..Âëàñîâ

Техред Л.Олийнык Корректор М.Максимиаинец

Редактор Н.Горват

Подписное

Тираж 866

Заказ 6505/45

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб. ° д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4 . з ) 44470 тальных соответственно или первого разряда сумматора 5 ко входу третьего разряда сумматора 6 и всех остальных соответственно и т.д. Такое подключение эквивалентно умножению исходного кода сумматора 5, а следовательно, величины производной на коэффициенты ?, 2, 2 и т.д.

Это позволяет дискретно изменять )О соотношение дифференциальной и пропорциональной частей выходного воздействия системы.

Компаратор кодов 9 сравнивает значение кода на выходе сумматора 6 с 1Б циклически изменяющимся кодом на выходе счетчика 8. На выходе компаратора кодов 9 получаются импульсы с частотой циклирования и длитель" ностью, пропорциональной значению 2О кода на выходе .сумматора 6, Для блокировки работы компа кодов 9 при переполнении сумматоров 5 или 6 старший разряд сумматора 5 и выход переноса сумматора 6 подключены к 26 входам старших разрядов компаратора кодов 9. Такое подключение выполняет функцию контроля переполнения, автоматически блокируя работу компаратора кодов 9 с у нения.

Устройство для регулирования скорости электродвигателя, содержащее генератор задающей частоты, выход которого соединен со счетным входом первого счетчика, группа разрядных выходов которого подключена соответственно к группе разрядных информа- 4О ционных входов первого регистра, тактовый вход которого подключен к выходу импульсного датчика скорости и к первому входу частотно-фазового компаратора, второй вход которого 4> соединен с выходом старшего разряда первого счетчика; первый выход неравенства частотно-фазового компара8

4 тора подключен к первому входу перного элемента ИЛИ-НЕ, второй вход которого соединен с выходом компаратора кодов, группа опорных разрядных входов которого соединена соответственно с группой разрядных выходов второго счетчика, подключенного счетным входом к выходу генератора тактовой частоты, выход первого элемента ИЛИ-HF. соединен с первым входом второго элемента ИЛИ-HF. âòîðîé вход которого подключен к второму выходу неравенства частотно-фазового компаратора, выход второго элемента

ИЛИ-HF. подключен к управляющему входу ключа, включенного в цепь питания электродвигателя, выход которого механически соединен с импульсным датчиком скорости, о т Л и ч а ю— щ е е с я тем, что, с целью повышения быстродействия и точности устройства, в него введены второй регистр, первый и второй сумматоры, группа разрядных выходов второго сумматора подключена соответственно к группе информационных разрядных входов компаратора кодов, старший разряд опорного входа которого соединен с выходом переноса второго сумматора, первая группа разрядных входов которого подключена соответственно к группе разрядных выходов первого регистра, к первой группе разрядных входов первого сумматора и к группе разрядных входов второго регистра, тактовый вход которого соединен с тактовым входом первого регистра, группа инверсных разрядных выходов второго регистра соединена соответственно.с второй группой разрядных входов первого сумматора, группа разрядных выходов которого соединена с второй группой разрядных входов второго сумматора, выход старшего разряда первого сумматора соединен со старшим разрядом информационного входа компаратора кодов,