Устройство для умножения

Устройство для умножения

Иллюстрации

Показать все

Реферат

 

Изобретение относится к области вычислительной техники, в частности к устройствам умножения, и может быть использовано при построении ари4 1етических устройств ЭВМ. Цель изобретения - повьшение -быстродействия . Устройство содержит п-разрядные сдвиговые регистры множителя и множимого , четыре группы из п, п-1, п-1 и п-2 элементов И, h + - полусумматоров , элемент ИЛИ, 4п-7 сумматоров , 2п-разрядный сдвиговый ре гистр результата. Новым в устройстве является введение каждого сомножителя по двум входам в регистр, отсутствие связей между (у + 1)-м и -у разрядами регистров сомножителей, что дает возможность в два раза уменьшить общее число тактов работы. 1 ил. i СЛ

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

„„SU„„1444755 А 1 (sg 4 С 06 F 7/52

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4284325/24-24 (22) 15.07.87 (46) 15. 12.88. Бюл. У 46 (71) Институт кибернетики им. В.M.Глушкова (72) В.А.Вышинский, Б.М.Тихонов и Н.Б.Фесенко (53) 681.325 (088.8) (56) Самофалов К.Г.. и др. ЦЗВМ, Киев, 1983, с. 313-314, рис. 5. 24. Авторское свидетельство СССР

У 1203512, кл. G 06 F 7/52, 1984. (54) УСТРОЙСТВО ДЛЯ УМНОЖЕНИЯ (57) Изобретение относится к области вычислительной техники, в частности к устройствам умножения, и может быть использовано при построении арифметических устройств 3ВМ. Цель изобретения — повышение быстродействия. Устройство содержит и-разрядные сдвиговые регистры множителя и множи.мого, четыре группы из n, n-1, и-1 и и и-2 элементов И n + — + 2 полу2 сумматоров, элемент ИЛИ, 4п-7 сумматоров, 2п-разрядный сдвиговый регистр результата. Новым в устройстве является введение каждого сомножителя по двум входам в регистр, отсутстП и вие связей между (— + 1)-м и — -м

2 2 разрядами регистров сомножителей, что дает возможность в два раза уменьшить д общее число тактов работы. 1 ил.

1444755 ряда.

В каждом такте (одновременно с записью разряда сомножителей) в п-разрядном сдвиговом регистре 1 множителя и и- разрядном сдвиговом регистре

2 множимого происходит сдвиг информации на один разряд в сторону младших разрядов.

Сигнал с выхода старшего разряда и-разрядного сдвигового регистра 1 множителя поступает на вторые .входы элементов И З.п, 4.1 4.2„...,4.п, п а сигнал с выхода — -го разряда это2

55

Изобретение относится к вычислительной технике, в частности к устройствам умножения, и может быть использовано при построении арифметических устройств электронных вычислительных машин.

Цель изобретения — повышение быстродействия устройства..

На чертеже изображена функциональ-10 ная схема предлагаемого устройства.

Устройство содержит п-разрядный сдвиговый регистр 1 множителя, п-раз-, рядный сдвиговый регистр 2 множимого, четыре группы 3-,6 из и, (п-1), (n-1) и (п-2) элементов И соответственно, где п — разрядность сомножип и телей, — полусумматоров 7, (n+ — — 2) сумматоров 8, (и-3) сумматоров 9 пе- 20 реносов, два полусумматора 10 переи носов, элемент ИЛИ 11, (и + — — 2) сумматоров 12 связи, и полусумматоров 13 суммы и 2п-разрядный регистр 25

14 результата.

Устройство работает следующим образом.

В исходном состоянии регистры ус гройства обнулены.

30 С

Множитель А = (а „ а,...,а а„ последовательно подается на третий и четвертый входы устройства, причем на четвертый вход, начиная со

° старшего разряда, а на третий вход, 35 п начиная с (— + 1)-го разряда.

Одновременно множимое В = 1Ь,, Ь,..., Ь, Ь ) последовательно

40 подается на первый и второй входы устройства, причем на первый вход, начиная с мпадшего разряда, а на втоIl рой вход, начиная с (— + 1)-го раз45

ro регистра поступает на входы элементов И 3 у, 6. l, 6.2,..., 6(n-2).

Сигнал с выхода старшего разряда, и-разрядного сдвигового регистра 2 множимого поступает на входы элементов И 3.1, 3.2,..., З.п, а сигнал с и выхода — -го разряда этого регистра .

2 поступает на входы элементов И 5.1, 5.2,..., 5(п-1), 4 « .

В результате на выходах элементов

И первой, второй, третьей и четвертой групп формируются в каждом такте компоненты частичных произведений, причем в одном такте формируются не более трех одинаковых по весу компонент. и

В первом такте в — -й разряд и2 разрядного сдвигового регистра 1 множителя будет записано значение старшего разряда а„ сомножителя А, а в п и-й разряд — значение (— + 1)-го раз2 ряда а „сомножителя .А. Одновреh t„ менно в старший разряд и-разрядного сдвигового регистра 2 множимого будет записано значение среднего разряда Ь „ сомножителя В, а в п †-й. разряд — значение младшего раз2 ряда Ь „сомножителя В. п и

На выходах элементов И 3,-р 5 —, Зюп, 5; (п-1) формируются компоненты первого частичного произведения

На сумматорах 8 и полусумматорах 7 они просуммируются с промежуточным значением суммы частичных произведений (в первом такте ее значение нулевое) и результат в виде первой промежуточной суммы записывается в

2п-разрядный регистр 14 результата.

Во втором такте (одновременно п со сдвигом информации) в — -й разряд

2 и-разрядного сдвигового регистра 1 множителя будет записано значение разряда а > сомножителя А, в п-й рази ряд — значение (— + 2) -го разряда

2 а„ сомножителя А, а в старший разll ряд п-разрядного сдвигового регистНа выходах элементов И З (—. - 1)

П

° 2 У

3.—, 6. 1, 3. (п-1), 5. (— - 1), З.п, 5.—, 4.1, 6.—, 5. (n-1), 4.— и 4. (— + 1). 2 2 2 формируются компоненты второго частичного произведения: а, Ь к

2. а Ь,,; à b„; а„Ь„,; а, Ь„,;

Ь„ a2b„, в а, Ь), а2Ь„;

2 2 2 2

a„Ь„, а„Ь„,, а„Ь„. На сум2 маторах 8, полусумматорах 7 разрядов и полусумматорах 13 сумм эти ком20 поненты суммируются вместе с первой промежуточной суммой частичных произведений и результат в виде второй промежуточной суммы записывается в

2п-разрядный регистр 14 результата.

В i-ом такте (одновременно со и сдвигом информации) в — -й разряд и2 разрядного сдвигового регистра 1 множителя будет записано значение i-го разряда а, -сомножителя А, в п-й рази ряд — значение (— + 1 + x)-го разря2 да а „сомножителя А, а в п-й

f 1+) разряд и-разрядного сдвигового регистра 2 множимого будет записано знаи чение (— — i)-ro разряда Ь . сомно2 -i и жителя В, в †-й разряд — значение (n i)-ro разряда Ь „„сомножите40 ля В.

На выходах элементов И 3.(†- i + 1), и

3. (— — i + 2),..., 3. (n-з.+1), 3. (n-i+

+2), .. °, З.п, 4. 1, 4.2,...,4. (i-1), и, п,, и п

4. (- — 1) 4.— 4. (— + i — 1)1 5. (-—

2 2 2 2

-i+1), 5. (2 - + 2),..., 5.2 5. (n-

-i+1), 5. (n-i+2),..., 5. (n-1), 6.1, и и

6.2,..., 6., 6.(2 1), 6 2 п

6. (— + i — 1) ., формируются ком50

i-го частичного произведения: 55

3 ° а,, Ь„..., аг Ь„., 2+1 1 1

+2

0 1 \ а.Ь„,, а;, Ь„

1 "

2 -1 а Ь„,; а,b„,; a„b„

2 +1 поненты аг .Ьг

241 21 а„Ъ, .

1б1 1 1 а Ь и

2-1 з 14447 ра 2 множимого будет записано значеи ние (- — 1)-ro разряда ba, сомножи2 теля В, в средний разряд — значение (n-1)-го разряда Ъ „, сомножителя В.

55,а,.Ь„„, б1 а. „.Ь„, а, Ь„;, a2b„,, 1. а;Ь„;, аг,,Ь „;, 2 а„. Ь„,, а;Ь . +1-1

1 а;Ь,, а,.Ь„; „

2. а;Ь„. аг Ьг, а,,- Ь„;

1 а. Ь„, б 1

2 а;, Ь„;, а„Ь„;,...

"+2

2 а;Ь 1,, 2

1 э

На сумматорах 8, полусумматорах 7, сумматорах 9 переносов, полусумматорах 10 переносов, сумматорах 12 связи и полусумматорах 13 суммы с помощью элемента ИЛИ 11 компоненты i-го частичного произведения суммируются со значениями (i-1)-й промежуточной суммы. В 2п-разрядный регистр 14 результата записывается значение -й промежуточной суммы. и

 — -ом такте (одновременно со

2, и сдвигом информации) в — "й разряд

2 и-разрядного сдвигового регистра 1 множителя будет записано значение и †-го разряда а „ сомножителя А, в

2 п-й разряд — значение и-ro разряда а„ сомножителя А, а в и-й разряд иразрядного сдвигового регистра 2 множимого будет записано значение старшего разряда Ь| сомножителя В, и п в — -й разряд — значение — -ro раз2 2 ряда Ь сомножителя.

На выходах элементов И первой, второй, третьей и четвертой групп и формируются компоненты — -го частич2 ного произведения: а,Ь,, а2Ь„,..., ) ) 4

° ° ° а))Ь) ъ аьЬ2 е а hb1 э ° ° ° э ай) ьв а,b„, а Ь„,.. °, a„, b„; а„Ь., a„b

2 2

°... a))b i, 2

На сумматорах 8, полусумматорах

7, сумматорах 9 переносов, полусумматорах 10 переносов, сумматорах 12 связи и полусумматорах 13 суммы с помощью элемента ИЛИ 11 компоненты

П вЂ -ro частичного произведения сум2

П мируются вместе с (— — 1)-й проме2 жуточной суммой частичных произведений и значение результата записывается в 2п-.разрядный регистр 14 результата, причем в младший его разряд записывается значение сиг5 1444755 нала с выхода элемента И 4,(n-1) второй группы, сформировавшего компоненту частичного произведения ай 1 п °

В результате работы устройства на 2п-разрядном регистре 14 результата будет находиться окончательное значение произведения.

Формула

10 изобретения

Устройство для умножения, содержащее и-разрядные сдвиговые регистры множимого и множителя, первую и вторую группы из п и (n-1) элементов И соответственно (n — разрядность сомножителей), два полусумматора,(2п-4) сумматоров и 2п-разрядный регистр результата, причем выход и-го раз- 20 ряда и-разрядного сдвигового регистра множимого соединен с первыми входами элементов И первой грулпы, вторые входы которых соединены с соответствующими входами и-разрядного 25 сдвигового регистра множителя, первые входы элементов И второй группы соединены с соответствующими выходами (n-1) разрядов п-разрядного сдвигового регистра множимого, вход n-ro З0 разряда которого соединен с первым информационным входом устройства, выход переноса и суммы полусумматора второго разряда соединены соответственно с перв ъ. входом сумматора третьего разряда и входом второго разряда 2п-разрядного регистра результата, выход второго разряда которого соединен с первым входом полусумматора второго разряда, выход переноса сумматора i-ro разряда соединен с первым входом сумматора (i+

+1)-ro разряда (i = З,...,n/2-1), выход суммы сумматора j-го разряда соединен с входом j-ro разряда, 2п-разрядного регистра результата (j

= 3,..., и/2), выход j-ro разряда которого соединен с вторьм входом сумматора j-ro разряда, о т л и— ч а ю щ е е с я тем, что, с целью повышения быстродействия,в,него введены третья и четвертая группы из (п-1) и (и-2) элементов И соответственно, элемент ИЛИ, (2п-3) сумматоров переносов и связи, и полусумматоров суммы, два полусумматора пе1 и реносов и (— — 2) полусумматоров, второй информационный вход устройст4 и ва соединен с входом †-ro разряда

2 и-разрядного сдвигового регистра множимого, выход n/2-ro разряда которого соединен с первыми входами элементов И третьей группы, вторые входы которых соединены с соответствующими выходами (n-1) разрядов и-разрядного сдвигового регистра множителя, выход

n-ro разряда которого соединен с вторыми входами элементов И второй группы, третий и четвертый информационные входы устройства соединены соответственно с входами n-ro и п/2-ro разрядов п-разрядного сдвигового регистра множителя, выход n/2-го разряда которого соединен с первыми входами элементов И четвертой группы, вторые входы которых соединены с выходами соответствующих разрядов иразрядного сдвигового регистра множимого,.выход (n-1)-ro элемента И второй группы соединен с входом младшего разряда 2п-разрядного регистра результата, выход (и-2)-ro элемента

И второй группы соединен с вторым входом полусумматора второго разряда, выход переноса сумматора п/2-ro разряда соединен с первым входом полусумматора переносов (и+1)-го разряда, выход переноса сумматора К-го и П разряда (К = — + 1 ... — + п + 1)

2 . 2 соответственно с первым входом сумматора связи К-го разряда, выход суммы сумматора 1-го разряда (1 = п/2 + и

+1,..., — + и — t) соединен соответственно с первым входом полусумматора суммы 1-ro разряда, выход переноса которого соединен с вторым входом сумматора связи 1-разряда, выход переноса и суммы полусумматора n-ro разряда соединен соответственно с первыми входами сумматора связи n-ro разряда и полусумматора суммы и-го разряда, вход старшего разряда 2празрядного регистра результата соединен с выходом элемента ИЛИ,первый вход которого соединен с выходом переноса полусумматора (2n-1)-го разряда, выход переноса полусумматора (2n-2)-го разряда соединен с первым входом полусуммато-. ра (2n-1)-го разряда, выходы суммы полусумматоров (2n-1)-го и (2п-2)-го разрядов соединены соответственно с первыми входами сумматоров связи

7 144 (2n-1)-го и (2n-2)-ro разрядов, выход переноса сумматора связи (2n-1)-го разряда соединен с вторым входом элемента ИЛИ, выходы переноса полусумматоров переноса.(+ + 1)-го и (+ + и и

+2) -го разрядов соединены соответственно с третьими входами сумматоров

n - n связи (— + 1)-ro и (— + 2)-ro разря2 2

4755 разряда, а выход его суммы соединен с вторым входом сумматора (2nu — †)-го разряда, выход переноса сум10 матора связи t-го разряда (t = 2n— п — — + 1,..., 2n — 2) соединен соотдов, выходы суммы полусумматоров пеи п реноса (— + 1) -го и (— + 2) -ro раз2 2 рядов соединены соответственно с вторыми входами полусумматоров суммы и и (— + 1)-го и (— + 2)-ro разрядов

2 2

Ф выход переноса сумматора переносов

ri ш-го разряда (ш = — + 3,..., 2п— и — 1) соединен соответственно с

2 третьим входом сумматора связи ш-ro разряда, выход суммы сумматора переноса m-го разряда соединен соответственно с вторым входом полусумматора суммы ш-ro разряда, выход переноса и сумматора связи (— +1)-го разряда

2 соединен с первым входом сумматора и переносов (— + 2)-ro разряда, выход переноса сумматора связи р-го разряп и да (р = — + 3 ... 2n- — — 3) сое2 2 динен соответственно с первым входом сумматора переносов (р+2)-ro разряда, выход суммы сумматоров связи р-ro разряда соединен соответственно с вторым входом сумматора переносов (р+1)-го разряда, выход переноса и сумматора связи (2n — — — 2)-го раз2 ряда соединен с первым входом суммаи тора (2n — — )-го разряда, а выход его суммы — с вторьич входом сумматора и переносов (2n — — - 1)-го разряда

Э выход переноса сумматора связи (2n— и — 1) -го разряда соединен с пер2 и

5 вым входом сумматора (2n — — + 1)-ro

2 ветственно с вторым входом сумматора связи (+1)-го разряда, выход суммы

15 полусумматора суммы S-ro разряда (S и и

2 + 1 ..., 2п — 2 .ветственно с входом S-го разряда Znразрядного сдвигового регистра рего, и и эультата, выходы (— + 1)-го и (- +

2 2

+ 2)-го разрядов которого соединены соответственно с вторыми входами пои

25 лусумматоров переносов (— + 1)-го и

2 п (— + 2)-ro разрядов, выход R-го рази .п (R=2+3 ° .. 2n-2 1) 2п» разрядного сдвигового регистра результата соединен соответственно с третьим входом сумматора переносов и

R-го разряда, выход (2n — — )-ro разряда 2п-разрядного сдвигового реги35 стра соединен с вторым входом полуи сумматора суммы (2n .— — )-го разряда

t. выход суммы сумматора связи Ь-ro pas40 ряда соединен соответственно с входом

Ь-ro разряда (b=2n- — + 1,..., 2п-1), и

2п-разрядного сдвигового регистра результата, выход Ь-го разряда которого соединен с третьим входом суммато45 ра связи b-го разряда, выходы элементов И каждой группы соединены с входами соответствующих по весу разрядов сумматоров и полусумматоров.

)444755

Составитель Е.Мурзина

Редактор А.Ренин Техред И.Ходанич Корректор И.Пожо

Заказ 6506/47 Тираж 704 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

))3035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4