Устройство для масштабирования

Устройство для масштабирования

Иллюстрации

Показать все

Реферат

 

Изобретение относится к вычислительной технике и может быть использовано в системах цифровой обработки сигналов. Целью изобретения является повьшение точности. Устройство содержит блоки 1, 2 памяти, вычитатель 3, умножитель 4, сумматор 5 блок 6 памяти, умножитель 7, блок 8 синхронизации. Поставленная цель достигается за счет учета масштабирукяцих множителей по амплитуде. 4 ил.

СОЮЗ СОВЕТСКИХ

СО1.1ИАЛИСТИЧЕСНИХ

РЕСПУБЛИК

„„SU„„1444757 4 1 (5ц 4 G 06 F 7/548

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И OTHPbITHA

Н АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4253678/24-24 (22) 27.04.87 (46) 15.12.88. Бюл. У 46 (72). В.А. Сапрыкин, E.Í. Одинцов, Ю.В. Городничев и О.А. Артамонов (53) 681.32(088 ° 8) (56) Авторское. свидетельство СССР

У 1086428, кл. G 06 F 7/548, 1982.

Патент США У 4378593, кл. G 06 F 3/00, опублик. 1982. (54) УСТРОЙСТВО ДЛЯ МАСШТАБИРОВАНИЯ (57) Изобретение относится к вычислительной технике и может быть использовано.в системах цифровой обработки сигналов. Целью изобретения является повышение точности. Устройство содержит блоки 1, 2 памяти, вычитатель 3, умножитель 4, сумматор 5, блок 6 памяти, умножитель 7, блок 8 синхронизации. Поставленная цель достигается за счет учета масштабирукщих множителей по амплитуде. 4 ил.

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

1444757

S(ga) = $(а ) 1 а =ga; а =g à, (2) 35

Из (1) — (8) получим (4) Изобретение относится к вычислительной технике и может быть использовано в системах цифровой обработки сигналов.

Цель изобретения — повышение точности устройства.

На фиг. 1 изображена функциональная схема предлагаемого устройства; на фиг. 2 - функциональная схема блока синхронизации; на фиг. 3 - функциональное назначение выходов блока синхронизации; на фиг. 4 — таблица состояний управляющих сигналов (потактно). 15

Устройство содержит блоки 1 и 2 памяти, вычитатель 3, умножитель 4, сумматор 5, блок 6 памяти, умножитель

7, блок 8 синхронизации, выходы 9 блока синхронизации, блок 10 памяти, счетчик 11 и генератор 12 импульсов.

Блоки 1, 2 и 6 памяти представляют собой ОЗУ, блок 10 памяти †ПЗУ.

Устройство работает следующим образом. 25

Отображение сигнала S в новый масштаб аргумента описывается выражением

$(а) — $ (а ) = M(a)S(ga) (1) 30

Обозначим где а — значение аргумента отсчетапраобраза; а — значение аргумента отсчетаобраза;

g . — оператор отображения (преоб- 40 разования масштаба аргумента); — обратный оператор; (M(a) — нормирующий амплитудный множитель, введенный для уравни- вания энергии сигнала-праоб-: раэа и сигнала-образа.

Для получения образа необходимо задаться начальным а „„„ и конечным а „,„ значениями нового аргумента, выб-50 рав их из множества а ) при условии, что

fg a„« i а! а с.4 g а„„, (3) Новый интервал дискретизации а а 55 находится из выражения (IakoH I 1 а нала аа

N где N — требуемое количество отсчетов в реализации-образе. Тогда значения аргумента для отсчетов-образов будут определяться из выражения а (n ) = а „„, + да n .

4 где n — порядковый номер отсчетаобраза, и О, 1, 2,,..., Ф вЂ” 1.

Рассчитав все значения множества аргументов j a (п )3,, необходимо вычислить все значения множества аргументов отсчетов-праобразов (a(n )) по формуле (2), Для каждого из найденных а(п ) необходимо вычислить значение М(а), Поскольку интервал дискретизации d a соответствует требованиям теоремы

Котельникова, то при известных значениях отсчетов S(n) и $(п+1) можно вычислить значение любого отсчета для соответствующего значения аргумента

S(n+k), где k C 1, методом линейной интерполяции отсчетов S(n) и $(п+1) по формуле

S(n+k)=k(S(n+1)-S(п))+S(п). (5) Вычисленные в количестве интервалов дискретизации значения a(n ) являются значениями п (n ):

n <(n ) = а(п ) /da. (6) Целая часть значения n (n> ) является значением п,«(n ), дробная часть зна— чения n (n ) является значением k(n ) .

Значение Uz<(n ) находится из выражения

n„(nl) = и (и ) + 1. (7) Для всех и рассчитываются значения

К (n ) по формуле

k (n ) = M(a(n )) k(n ), (8) $ (n) «k (n) ($(п (и ) ) $(п р (и ) ))+

+ M(a(n )) $(п„щ (п ),) . (9) Выражение (9) представляет собой алгоритм работы устройства, реализуемый за один рабочий цикл, который в зависимости от соотношения N u N (И число отсчетов в сигнале-праобразе), содержит L тактов, где

1444757

2N, N > N;

N +N, N. (N.

Рассмотрим работу устройства для масштабирования при N N.

В течение первых М тактов цикла работы устройства на входы блоков 1 и 2 памяти поступает последователь- 10 ность отсчетов сигнала-праобраза S(n), одновременно с выходов 9 блока 8 синхронизации на управляющие входы блоков 1 и 2 памяти поступают сигнал, удерживающий их в режиме записи, и 15 последовательность адресов для записи отсчетов п = 0,1,2,..., N 1, в результате чего на вторые входы умножителей

4 и 7 подаются произвольные сигналы, а на управляющие входы блока 6 памя" 20 ти — управляющий сигнал, удерживающий его в режиме чтения, и последовательность адресов и = N — N; N -N+1, N-1. Считанные из блока 6 памяти

I отсчеты поступают на выход устройства.

В течение последующих N тактов цикла работы устройства с выходов 9 блока 8 синхронизации на управляющие входы блоков 1 и 2 памяти поступают сигнал, удерживающий их в режиме чте- 30 ния,и последовательности адресов: п Äp(n ) на блок 1 и п „ (и ) на блок 2, в результате чего на управляющие входы блока 6 памяти подаются сигнал, удерживающий его в режиме записи, и 35 ( последовательность адресов и = 0,1,2, ... N 1, на второй вход умножителя

4 поступает последовательность коэффициентов k (n ), а на второй вход умножителя 7 — последовательность ко- 40 эффициентов M(a(n ) ) .

При этом с выхода блока 1 памяти считываются значения сигнала Б(п„ (и )) которые поступают на первый вход вычитателя 3, а с выхода блока 2 памя- 45 ти считываются значения сигнала

Б(п« (п )), которые поступают на второй вход вычитателя 3 и на первый вход умножителя 7. Значение разности

S(n „p(n )-Я(п z (и )) поступает на 50 первый вход умножителя.

I ..

С выхода умножителя 7 вычисленные значения N(a(n ) ) S(n„„(n ) ) поступают

55 на второй вход сумматора 5, на первый вход которого поступают с выхода умножителя 4 вычисленные значения

k (n ) (S(nnp (n ) ) S(n« (n ) ) °

С выхода сумматора 5 снимаются значения вычисленных. отсчетов-образов

S (n ), которые записываются в блок

6 памяти по соответствующим адресам.

В течение последних N — К тактов с выхода блока 8 по соответствующим линиям выходам 9 поступают управляющий сигнал, удерживающий блок 6 памяти в режиме чтения, и последовательность адресов и = 0,1,2,...: М -N-1.

Считанные значения отсчетов поступают на выход устройства.

На управляющие входы блоков 1 и 2 памяти и на вторые входы умножителей

4 и 7 подается произвольная информация.

Блок 8 синхронизации работает следующим образом. С выхода генератора

t2 импульсов на вход счетчика 11 емкостью 2N (для рассматриваемого случая). поступает непрерывная последовательность импульсов, вызывающая появление на его выходе последовательности адресов 1 = О, 1, 2,;..., 2N -1, по которым спрашиваются ячейки блока 10 памяти.

Коды с выходов 9 блока 8 поступают на блоки устройства в соответствии с изложенным алгоритмом работы и функциональным значением полей выходов 9 (фиг. 3).

Формула и з обретения

Устройство для масштабирования, содержащее три блока памяти и блок синхронизации, о т л и ч а .ю щ е е— с я тем, что, с целью повышения точности, в него введены два умножителя, вычитатель и сумматор, причем информационный вход устройства подключен к информационным входам первого и второго блоков памяти, входы записичтения которых подключены к первому выходу блока синхронизации, выход первого блока памяти подключен к входу уменьшаемого вычитателя, выход второго блока памяти подключен к входу вычитаемого вычитателя и к первому входу первого умножителя, выход которого подключен к первому входу сумматора, выход вычитателя подключен к первому входу второго умножителя, выход которого подключен к второму входу сумматора, выход которого подключен к информационному входу третьего блока памяти, выход которого подключен к

Составитель М, Силин

Техред М. Ходанич

Редактор А. Ревин

Корректор М. Лемчик

Заказ 6506/47

Тираж 704 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4

5 1444757 6 выходу устройства, выходы блока син- ти,вторым входам второго и первого хронизации со второго по седьмой под- умножителей, входу записи-чтения.и ключены соответственно к адресным адресному входу третьего блока павходам первого и второго блоков памя- мяти.