Ячейка памяти

Ячейка памяти

Иллюстрации

Показать все

Реферат

 

Изобретение относится к вычислительной технике и может быть использовано в оперативных запоминающих устройствах на КМДП-транзисторах. Цель изобретения - упрощение и уменьшение потребляемой мощности ячейки памяти. Поставленная цель достигаемая за счет отсутствия формирования значительных перепадов напряжения на разрядных шинах 6,7 ячейки памяти при записи информации, обеспечивая возможность создания накопителей с большей информационной емкостью и меньшей потребляемой мощностью при сохранении высокого быстродействия. Устройство содержит нагрузочные элементы 1,2, переключающие элементы 3,4, управляющий элемент 5. 1 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН

„„80„„14448

Al (50 4 G 11 С 11/40

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н Д BTOPCHOMY СВИДЕТЕЛЬСТВУ

°

° а

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 4261199/24-24 (22) 15.06.87 (46) 15.12.88. Бюл. В 46 (?1) Московский инженерно-физический институт (72) В.И.Белоусов, Ю.М.Герасимов, Н.Г.Григорьев и А.Н.Кармазинский (53) 681.327.66(088.8) .

I (56) Зарубежная электроника, 1979, Р 24 (220), с. 3-25, р. 3.

Патент США Р 4262340, кл. G 11 С 11/40, опублик. 1981. (54) ЯЧЕЙКА ПАМЯТИ (57) Изобретение относится к вычислительной технике и может быть использовано в оперативных запоминающих устройствах на КМДП-транзисторах.

Цель изобретения — упрощение и уменьшение потребляемой мощности ячейки памяти. Поставленная цель достигаемая sa счет отсутствия формирования значительных перепадов напряжения на разрядных шинах 6,7 ячейкй памяти при записи информации, обеспечивая возможность создания накопителей с большей информационной емкостью и меньшей потребляемой мощностью при сохранении высокого быстродействия.

Устройство содержит нагрузочные элементы 1,2, переключающие элементы

3 4 управляющий элемент 5. I ил.

1444888

Составитель А.Ершова

Техред И.Ходанич Корректор З.Лончакова

Редактор И.Рыбченко

Заказ 65 ! /54 Тираж 590 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д, 4/5

ПроизвЬдственно-полиграфическое предприятие, г. Ужгород, ул p : -.тная, Изобретение относится к вычислительной технике и может быть испольэовано в оперативных запоминающих устройствах на КМДП-транзисторах для

5 хранения информации.

Цель изобретения — упрощение и уменьшение потребляемой мощности ячей <и памяти.

На чертеже представлена ячейка na= 10 мяти.

Ячейка памяти содержит первый и второй нагрузочные элементы и 2 на

КМДП вЂ транзистор р-типа, первый и второй переключающие элементы 3 и 4 15 на КЩП-транзисторах п-типа, управляющий элемент 5 на КМДП-транзисторе итипа, первую и вторую разрядные шины

6 и 7, адресную шину 8, шину 9 питания ячейки памяти. 20

Принцип действия ячейки заключается в следующем.

В режиме хранения элемент 5 закрыт и на шинах 6 и 7 принудительно уста"навливают нулевое напряжение. 2»

В режиме чтения элемент 5 открывается путем подачи напряжения "!" на шину 8, благодаря чему обеспечивается протекание сквозного тока через элементы 4,5,! (3,5,2) в емкость первой (второй) шины 6(7). Таким образом, токи, заряжающие емкости шнн 6 и 7 разные, а значит, и напряжения на шинах с течением времени изменяются по-разному. :,35

Отсутствие формирования значительных перепадов напряжения на разрядных шинах ячейки памяти при записи информации позволяет создать накопители с большой информационной емкостью и малой потребляемой мощностью при сохранении высокого быстродействия.

Формула изобретения

Ячейка памяти, содержащая первый и второй нагрузочные элементы на

КИДП-транзисторах р-типа, первый и второй переключающие элементы и управляющий элемент на КИДП-транзисторах п-типа, затвор транзистора управляющего элемента подключен к адресной шине ячейки памяти, истоки транзисторов нагрузочных элементов подключены к шине питания ячейки памяти, затворы транзисторов первого нагрузочного и первого переключающего элементов подключены к стокам транзисторов второго нагрузочного и второго переключающего элементов, затворы которых подключены к стокам транзисторов первого нагрузочного и первого переключающего элементов, о т л и— ч а ю щ а я с я тем, что, с целью упрощения и понижения потребляемой мощности ячейки памяти, истоки транзисторов первого и второго переключающих элементов подключены соответственно к первой и второй разряцным шинам ячейки памяти, а затворы под" ключены соответственно к истоку и стоку транзистора управляющего элемента.