Аналого-цифровой преобразователь

Аналого-цифровой преобразователь

Иллюстрации

Показать все

Реферат

 

Изобретение относится к области измерительной техники и может быть использовано для создания высокоточных цифровых измерительных приборов. Устройство обеспечивает высокую точность прербразования за счет автоматической коррекции погрешности, обусловленной наличием напряжений смещения интегратора и компаратора, и исключения влияния точности резистора на результат преобразования; Достоинством аналого-цифрового преобразователя является также простота устройства . Результат преобразования определяется как сумма результатов за два цикла работы устройства. В первом такте первого цикла коммутаторы 2 и 3 подключают преобразуемое и и опорное Uj напряжения ко входам интегратора 4 таким образом, что выходной сигнал интегратора 4 пропорционален разности Ug - Uy, Затем осуществляется разряд интегратора Д опорным напряжением -U до момента срабатьшания компаратора 6. Логический блок 7 формирует интервал времени , пропорциональный разности U - - Uj(, который заполняется импульсами опорной частоты fg ОД заносится в ж

СОЮЗ СОВЕТСКИХ

СОРИА ЛИСТИЧЕСНИХ

РЕСПУБЛИН (51) 4 Н 03 И 1/52

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А ВТОРСНОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 4288847/24-24 (22) 22.07.87 (46) 15.12.88. Бюл. У 46 (71) Ленинградский политехнический институт им. М.И.Калинина (72) В.С.Гутников и.С.Г.Исаев (53) 681.325 (088.8) (56) Измерение, контроль, автоматизация. 1984, У 2, с. 10-16.

Приборы и техника эксперимента.

1978, У 2, с. 83-85. (54) АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ (57) Изобретение относится к области измерительной техники и может быть использовано для создания высокоточных цифровых измерительных приборов.

Устройство обеспечивает высокую точность прербразования за счет автоматической коррекции погрешности, обусловленной наличием напряженИй смещеJ г

„„SU„„1444950 А 1 ния интегратора и компаратора, и исключения влияния точности резистора на результат преобразования. Дос" тоинством аналого-цифрового преобразователя является также простота устройства. Результат преобразованияопределяется как сумма результатов за два цикла работы устройства. В

rlepBoM такте первого цикла коммутаторы 2 и 3 подключают преобразуемое

У„ и опорное 0 напряжения ко входам ийтегратора 4 таким образом, что выходной сигнал интегратора 4 пропорционален разности U - 0». Затем осуществляется разряд интегратора 4 опорным напряжением -U до момента срабатывания компаратора 6. Логический блок 7 формирует интервал времени, пропорциональный разности 0 — U который заполняется импульсами опорной частоты f . Код заносится в арифметический блок 8. Во втором цикле работы коммутаторы 2 и 3 подключают преобразуемое U è опорное

U напряжения таким образом, что напряжение на выходе интегратора 4 к концу первого такта становится пропорционально разности Ux — П . Во втором такте второго цикла осуществляется разряд интегратора опорным напряжением Uo до момента срабатывания компаратора 6. В арифметический блок 8 заносится код, пропорциональ1444950 ный Uo — Ux Результирующий код, накопленный в блоке 8 эа два цикла преобразования, пропорционален преобразуемому напряжению Uz и практически не зависит от напряжений смещения интегратора 4 и компаратора 6. Кроме того не предъявляется требований к точности резистора R и конденсатора С интегратора 4, что обеспечивает высокую точность преобразования, э.п. ф-лы, 3 ил.

35 — Т + 1 о К

Изобретение относится к измерительной технике и может быть использовано для создания высокоточных цифровых измерительных приборов.

Цель изобретения — повышение точ- 5 ности и упрощение устройства.

На фиг. 1 приведена структурная схема аналого-цифрового преобразователя, на фиг. 2 — временные диаграммы, на фиг. 3 — конструкция логического блока.

Устройство содержит источник опорного напряжения 1, коммутаторы 2 и

3, интегратор 4 на операционном усилителе 5, компаратор 6, логический блок 7, на вход которого поступают импульсы опорной частоты, арифметический блок 8.

Логический блок содержит делитель частоты 9, счетчик 10, общая шина 11,.20 элементы ИЛИ-НЕ 12 и 13, инверторы

14 и 15, триггеры 16-19, элементы

И-НЕ 20 и 21, дешифратор 22.

Устройство работает следующим образом.

В момент начала первого цикла Т преобразователя, длительность которого постоянная, коммутаторы 2 и 3 подключают ко входам интегратора 4 преобразуемое напряжение Ux и опорное напряжение U, соответственно. По истечение такта Т интегрироваиия преобразуемого напряжения выходное напряжение интегратора 4 определяется выражением: где 1 „ - напряжение смещения операционного усилителя 5, приведенное ко входу;

1 — напряжение смещения компаратора 6, приведенное ко входу.

После этого начинается такт Тх1 разряда интегратора 4 опорным напряжением П, поступающим на инвертирующий вход, до момента равенства напряжений на входах компаратора 6.

Компаратор 6 срабатывает, когда выходное напряжение интегратора 4 .достигнет значения

И, (т, + TÄ;) = V, (T.) —. (2) — Т вЂ” — Т = 1

По 1см

RC х! RC X! к

Подставляя (1) в (2), можно записать выражение для интервала времени Тх, который формируется логическим блоком 7 (Ux+U) To

Uo + 1см (3)

1см То

Uo + 1см

В момент срабатывания компаратором 6 коммутаторы 2 и 3 подключают входы интегратора 4 к общей точке хемы до начала второго цикла преобразования.

Во втором цикле преобразования коммутаторы 2 и 3 подключают опорное напряжение U на инвертирующий вход, а преобразуемое Ux — на н ицвертирующий вход интегратора 4. t концу так44950

25 тх + тх

2 х

Ux/По 21 /U показано на фиг. 1.

Алгоритм работы аналого-цифрового преобразователя достаточно компактен, не требует начальной установки преобразователя перед циклом измерения, а также введения цепи аналоговой автокоррекции, которая усложняет устройство и снижает его уСтойчивость. Кроме того, данный .алгоритм позволяет снизить погрешность из-за абсорбции конденсатора С интегратора 4, поскольку среднее значение.

3 14 тов Т напряжение на выходе интегратора 4 будет определяться выражением: (4) — Т + 1

Затем осуществляется разряд интегратора 4 опорным напряжением U,, по" ступакицим на неинвертирующий вход.

В момент срабатывания компаратора 6 выходное напряжение интегратора 4 будет равно и (т„+ т + т„)= и, (тц+

+т1+U (1+Ъ - 1 " т =-(5) е o RC RC

="о+4.

Подставляя (4) в (5), получим выражение для интервала времени Т„ (-Б + U ) Т 1смт (6)

По — си По — 1см

В арифметическом блоке 8 формируется код, пропорциональный сумме

Схема преобразователя весьма проста и содержит в аналоговой части резистор R и конденсатор С, точность которых ае влияет на результат преобразования, а также операционный усилитель 5 и компаратор 6, напряжения смещения которых практически не влияют на точность преобразования. Так например, в соответствии с (7) напряжение смещения операционного усилителя 5, равно 5 мВ, при выборе опорного напряжения Uq, равного 5 В, вносит относительную погрешность, не превышакщую 1О

55 напряжения на конденсаторе С эа цикл преобразования равно нулю.

При этом, логический блок 7 может быть реализован в соответствии с фиг. 3 при выбранных длительности цикла Т,1 = 10 мс и длительности такта Т = 4 мс. Коэффициент деления делителя частоты 9 определяется значением опорной частоты Й, Каждый четвертый и десятый импульсы, поступакицие на вход счетчика 10 записыУ ваются в счетчик, собранный на триггерах 16 и 17, выходной код которого управляют дешифратором 22 (К56 1ИД1) .

С помощью триггеров 18 и 19 по выходному сигналу компаратора 6 формируются интервалы времени Т, которые заполняют импульсами опорной частоты

Г . Число импульсов подсчитывается в арифметическом блоке 8, в качестве которого может быть использован двоичный суммирующий счетчик. Элементы

ИЛИ-НЕ 12 и 13 и инверторы 14 и 15, а также элементы -HE 20 служат для формирования сигналов управления ключами, на которых собраны коммутато" ры 2 и 3. Первая цифра в обозначении сигналов управления показывает номер коммутатора, а вторая — номер ключа, который соответствует входам коммутаторов 2 и 3 сверху вниз, как

Формула изобретения

1. Аналого-цифровой преобразователь, содержащий интегратор, первый вход которого соединен с выходом первого коммутатора, первый, второй и третий информационные входы которого подключены соответственно к входной шине источника опорного напряжения и к общей шине и объединены соответственно с первым, вторым и третьим информационными входами второго коммутатора, а выход интегратора соединен с первым входом компаратора, выход которого подключен к первому входу логического блока, второй вход которого является шиной импульсов опорной частоты, а первая и вторая группы выходов соединены с управляющими входами первого и второго коммутаторов соответственно, а третий выход подключен к входу арифметического блока, о т л и ч а ю — . шийся тем, что, с целью повышения точности и упрощения устройства, 1444950 в нем второй вход компаратора объединен с вторым входом интегратора и подключен к выходу второго коммутатора, 2. Преобразователь по п.1, о т— л и ч а ю шийся тем, что логический блок выполнен на счетчике, триггерах, инверторах, дешифраторе, элементе ИЛИ-НЕ, И-НЕ и делителе час тоты, вход которого является вторым входом блока, а выход соединен с первым счетным входом счетчика, первый выход которого соединен с

I первым входом первого элемента

ИЛИ-НЕ и С-входом первого триггера, К-.вход которого соединен с прямым выходом второго триггера, D-вход— с шиной питания, S-вход — с общей шиной, а выход подключен к первому входу первого элемента И-НЕ, выход которого является третьим выходом блока, а второй вход является вторым входом блока, второй выход счетчика соединен с вторым входом первого элемента ИЛИ-НЕ и К-входом второго триггера, С-вход которого объединен с первым входом второго элемента ИЛИ-НЕ и является первым входом блока, D-вход соединен с шиной питания, а S-вход — с выходом второго элемента HJIH-НЕ, второй вход которого объединен с первыми входами второго и третьего элементов И-НЕ и через первый инвертор подключен к первому выходу дешифратора, второй вы-. ход которого через второй инвертор соединен с первыми входами четверто го и пятого элементов И-НЕ, третий выход черед третий инвертор соединен

6 I с вторым входом третьего элемента

И-НЕ и является первым выходом второй группы вьмодов блока, четвертый выход через четвертый инвертор соединен с вторым входом червертого элемента И-НЕ и является первым выходом

1 группы выходов блока, вторые входы второго и пятого элементов И-НЕ объI0 единены с первыми входами шестого и седьмого элементов И-НЕ и подключены к инверсному выходу второго триггера, выходы второго и пятого элементов И-НЕ соединены соответственно с входами пятого и шестого инверторов, выходы которых являются вторыми выходами соответственно первой и второй групп выходов блока, а вторые входы шестого и седьмого элементов И-НЕ соединены соответственно с выходами третьего и четвертого элементов И-НЕ, причем выходы шестЬго и седьмого элементов являются третьими выходами первой и второй

25 групп выходов соответственно, а первый и второй входы дешифратора соединены соответственно с прямыми выходами третьего и четвертого триггеров, третий и четвертый входы дешифрато б ра подключены к общей шине. инверсный выход третьего триггера соединен с его D-входом, С-вход подключен к прямому выходу четвертого триггера, инверсный выход которого соединен с его Э-входом, С-вход через седьмой инвертор подключен к выходу первого .элемента ИЛИ-НЕ, à R- u S-входы третьего и четвертого триггеров подключены к общей шине, вход сброса и

4О второй счетный вход счетчика соединен с общей шиной.

1444950

1444950

Х0

Составитель В.Махнанов

Техред Л.Сердюкова Корректор И.Муска б

Редактор И.Сегляник

Заказ 6515/57 Тираж 929 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4