Устройство для контроля информации в многоканальной локальной вычислительной сети

Устройство для контроля информации в многоканальной локальной вычислительной сети

Иллюстрации

Показать все

Реферат

 

Изобретение относится к вычислительной технике. Его использование в локальных вычислительных сетях с покадровой передачей информации манчестерским кодом позволяет повысить достоверность контроля информации . Устройство содержит блок 1 декодирования , ротор 2 сдвига, буферный регистр 3, блок 4 памяти и блок 5 сравнения. Благодаря введению бло-- ков 6, 7 сравнения, блоков 8, 9 формирования нмпульсов, блока Ю контроля и блока 11 подсчета слов в кадре, обеспечивается контроль длины кадра и анализ служебной информации, подаваемой в кадре. 10 ил., 1 табл. (Л /J. 17

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (5D 4 С 06 Р 11/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

H АВТОРСКОМУ/ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР (21) 4262295/24-24 (22) 16.06.87 (46) 23.12.88. Бюл. Ф 47 (71) Институт электроники и вычислительной техники АН ЛатвССР (72) В.О.Васюкевич, В.О.Плокс, В.К.Жуляков и С.А.Гладышев (53) 681.325 (088;8) (56) Авторское свидетельство СССР

В 1195351, кл. G 06 F 11/00, 1983.

Electronic Design, 1985, ч.33, Р 2, р.173-180.

Патент США в 4393498, кл. С 06.F 11/00, 1983.

„„SU „„1446622 А 1 (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ИНФОРМАЦИИ В ИНОГОКАНАЛЬНОЙ ЛОКАЛЬНОЙ

ВЫЧИСЛИТЕЛЬНОЙ СЕТИ (57) Изобретение относится к вычислительной технике. Его использование в локальных вычислительных сетях с покадровой передачей информации манчестерским кодом позволяет повысить достоверность контроля информации. Устройство содержит блок 1 декодирования, ротор 2 сдвига, буферный регистр 3, блок 4 памяти и блок

5 сравнения. Благодаря введению бло ков 6, 7 сравнения, блоков 8, 9 фор мирования юипульсов, блока 10 контроля и блока 1 1 подсчета слов в кадре,, я обеспечивается контроль длины кадра и анализ служебной информации, пода10 ., 1 табл.

1446622

Изобретение относится к вычислительной технике и может быть испольI зовано в локальных вычислительных сетях, 5

Цель изобретения — повьппение достоверности контроля информации.

На фиг. 1 показана блок-схема устройства для контроля информации; на фиг. 2 — первый блок формирования им- 10 пульсов; на фиг. 3 — блок контроля; иа фиг. 4 — второй блок формирования импульсов; на фиг. 5 — блок подсчета слов в кадре; на фиг. 6 и 7 — второй и третий блоки сравнения соответственно; на фиг. 8 — диаграмма, поясняющая преобразование самосинхронизирующего манчестерского кода в двоичный код (без возврата к нулю); на фиг, 9 и 10 — временные диаграммы сигналов 20 в первом и втором формирователях импульсов.

Устройство для контроля информации содержит (фиг..1) блок 1 декодирования, регистр 2 сдвига, буферный 25 регистр 3, блок 4 памяти, первый— третий блоки 5-7 сравнения, первый и второй блоки 8 и 9 формирования импульсов, блок 10 контроля и блок

11 подсчета слов в кадре. На фиг. 1 30 обозначены информационный вход 12, вход 13 управления считыванием, информационные выходы 14, первые, вторые, третьи и четвертый контрольные выходы 15-18.

Первый блок 8 формирования импульсов может быть выполнен (фиг.2) на элементе И 19 и первом и втором 9триггерах 20 и 21. На фиг. 2 обозначены первый, вторые и третий входы 40

22-24, первый и второй выходы 25 и 26.

Блок 10 контроля может .быть выполнен (фиг.3) на делителе 27 частоты на восемь, первом .формирователе

28 импульсов, счетчике 29, элементе 45

30 сравнения, втором формирователе

31 импульсов, регистре 32 и элементе ИЛИ 33. На фиг. 3 обозначены тактовый вход 34, управляющий вход 35, информационные входы 36.

Второй блок 9 формирования импульсов может быть выполнен (фиг.4) на кольцевом счетчике Джонсона 37, пер вом и втором элементах И 38 и 39; первом †пят формирователях 40-44 импульсов, первом и втором элементах

ИЛИ 45 и 46. На фиг. 4 обозначены разрешающий вход 47, счетный вход

48, йервые и второй выходы 49 и 50.

Блок 11 подсчета слов в кадре может быть выполнен на первом и втором счетчиках 51 и $2 и дешифраторе 53.

На фиг. 5 обозначены разрешающий и счетный входы 54 и 55 и первые — третьи выходы 56-58.

Второй блок 6 сравнения может быть выполнен (фиг.6) на регистрах 59, элементах 60 сравнения и источнике 61 кодов. На фиг. 6 обозначены информационные и адресные входы 62 и 63.

Третий блок 7 сравнения может быть выполнен (фиг.7) на первом и втором регистрах 64 и 65 и элементе 66 сравнения. На фиг. 7 обозначены информационные, адресные и управляющие входы 67-69.

Блок 1 декодирования обеспечивает преобразование входного манчестерского кода (фиг.8а) в последовательность тактовых импульсов (фиг.8б) и двоичный код (фиг.8в) благодаря тому, что в манчестерском коде в середине каждого бита имеется смена логичес-, кого уровня (стрелки на фиг.8а).

В регистре 2 первыми выходами являются выходы всех разрядов, вторые выходы — выходы нескольких последних разрядов, число которых определяется форматом кадра.

В многоканальной локальной вычислительной сети информация передается в виде посылок, называемых кадрами.

Длина кадра может составлять от нескольких (4-8) до сотен октетов (например, в сетях, организованных в соответствии с принципами сети

Ethernet или использующих протокол

802.3, длина кадра достигает порядка 1500 октетов), каждый из которых представляет определенную последовательность битов, имеющих значения

0 или 1. В частном случае кадр может иметь следующие характеристики.

В начале любого кадра передается

8 октетов, представляющих поле преамбулы, во время передачи которой осуществляется настройка приемной станции. В октетах поля преамбулы биты, имеющие значения 1 и О, чередуются, т.е. каждый октет включает последовательность вида 10101010.

За полем преамбулы следует поле ограничителя начала кадра (ОНК), состоящее из одного октета, в котором первые шесть битов чередуются, как в преамбуле (101010), а последние два имеют значения 11. При анализе бб22

Служебное поле

Номера окте-тов

Контролируемый

К-во октетов октет

АСН (адреса станции назначения) 1-6

ACH (адреса станции источника) 6 712 7

Фактической длины информационного поля кадра

АСТДН (адреса сервисной точки доступа назначения) АСТДИ (адреса сервисной точки доступа источника) первого выхода блока 10 контроля на вход 24 блока 8 подается сигнал запрета до тех пор, пока не будут при» няты все октеты преамбулы. Сигнал

З5 Разрешения поступает с первого выхода блока 10 контроля на первый вход блока 8 после того, как по тактовым входам этих блоков поступит 64 тактовых импульса. При прохождении ок40 тета поля ОНК через регистр 2 сдвига и появлении последних смежных битов

11 этого октета в 7-м и 8-м разрядах, регистра 3 они с вторых выходов последнего поступают на вторые входы

45 блоха 8. В результате на первом вы-. ходе этого блока появляется сигнал разрешения записи в буферный регистр .3 и блок 5 и разрешения работы блока

9. С этого момента блок 9 начинает 0 формировать импульсы записи октетов при поступлении которых с его второ" го выхода на вход записи буферного регистра 3 в последний начинается запись октетов принимаемых данных 5 с выхода регистра 2 сдвига. На первых выходах блока 9 формируется серия импульсов, при поступлении кото» рых на адресные входы блока 4 памя-, ти осуществляется запись в этот блок

1 16

1 17

Управления

17 з 144 собственно кадра выделяются служебные поля и контролируемые октеты, приведенные в таблице.

2 13-14 13 и 14

Устройство для контроля информации работает следующим образом.

При поступлении кадра на вход 12 устройства информации преобразуется из самосинхронизирующегося манчестерского кода s двоичный код таким образом, что с выхода 9 блока 1 поступают данные, а с выхода С - импульсы синхронизации (тактовые импульсы).

Данные с блока 1- поступают на вход восьмиразрядного регистра 2 сдвига, в котором принимаемая информация сдвигается при поступлении каждого очер диого тактового импульсе.

Во время приема преамбулы на первом выходе блока 8 отсутствует сигнал, что запрещает прием данных в буферный регистр 3 и блок 5, а также работу блока 9 и блока 11 подсчета слов в кадре.

Каждый принимаемый октет поля преамбулы поступает с первых выходов ре5

30 гистра 2 сдвига только на входы блока 10 контроля, в котором определяется целое число принятых октетов и содержимое каядого октета (правильность чередования битов 1 и О) и фиксируются октеты, в которых нарушен порядок чередования битов поля преамбулы. Таким образом, выявляются искажения в преамбуле, когда в любом принятом октете имеет место последовательность из трех одинаковых битов (000 или. 111). Особенно опасным искажением информации является последовательность 1 11 так как в этом случае при появлении в 7-м и 8-м pas» рядах регистра 2 сдвига двух смежных ложных единиц они могут быть восприняты как два последних смежных бита

11 октета поля ОНК. Это может привести к появлению сигнала разрешения записи на первом выходе блока 8, в результате чего может начаться запись кадра в буферный регистр 3 после приема только части преамбулы, и в конечном итоге приведет к искажению принятой информации и иеправильнья результатам контроля. Для исключения срабатывания блока 8 от двух ложных смежных единиц в преамбуле с

144 всего .принимаемого кадра, поступающего октетами с выходов буферного регистра 3. Записанный в блоке 4 памяти кадр может быть считан подачей на вход 13 внешнего управляющего сигнала на выходы 14.

Одновременно с записью информации в буферный регистр 3 с выходов блока 1 она поступает в блок 5, в котором осуществляется контроль принимаемых данных путем сравнения с данными поля контрольной последовательности кадра (КПК), передаваемыми в конце каждого кадра. Выход блока

5 используется для индикации состояния принятого кадра.

Одновременно с записью принятого кадра в блок 4 памяти осуществляется анализ его служебных полей в блоке

6 и контроль длины кадра в блоке 7.

При этом в блоке 6 запоминаются и анализируются определенные октеты служебных полей (или ключевые биты октета, несущие информациюо назначении ..кадра, адресе, длине кадра и т. п.).

В частности, в соответствии с таблицей в блоке 6 анализируются октеты

ВФ 1 (после АСН), 7 (поле АСИ), 15 (поле АСТДН), 16 (поле АСТДИ) и 17 (поле управления). Выделение октетов служебных полей кадра и их запоминание для дальнейшего анализа в блоке б осуществляется с помощью блока 11.

При поступлении на вход 54 этого блока сигнала разрешения с выхода блока 8 и импульсов счета на вход

55 с выхода блока 9 на выходах блока

11 формируются импульсы, соответствующие номерам тех октетов служебных полей, которые принимаются и фиксируются в блоке 6.

Например, чтобы запомнить в блоке

6 октет 17 поля управления (или ключевой бит октета ) из блока 11 при поступлении в блок б 17-го октета подается на вход последнего импульс записи этого октета. Кроме того, в блоке jj подсчитывается как общее число принятых октетов после поля ОНК, так и количество октетов информационного поля кадра. Полученное значение принятых октетов с третьих выходов блока 11 подается на управляющие входы блока 7, а с вторых выходов блока 11 — на адресные входы блока 7 подаются сформированные импульсы записи„ с помощью которых фиксируются соответственно посту6622 6 пающие с выхода буферного регистра 3 октеты МФ 13 и 14, Затем ожидаемое число октетов 6, 5 закодированное в двоичном коде в октетах УФ 13 и 14, сравнивается в блоке 7 с действительным их количеством, подсчитанным в блоке 11 и поступившим на адресные входы блока 7.

Результаты анализа и контроля в блоках 6 и 7 могут быть отображены на индикаторах, подключенным к выходам 17 н 18 этих блоков, или введены в любое внешнее устройство для после15 дующей обработки.

Рассмотрим особенности работы отдельных блоков устройства.

Первый блок 8 формирования импульсов работает следующим образом. Во время прохождения октетов преамбулы через приемный регистр 2 сдвига и блок 10 контроля на прямом выходе триггера 21 отсутствует сигнал разрешения записи данных в буферный ре25 гистр 3 и блок 5, а также разрешения работы второго блока 9 формирования импульсов и блока 11 подсчета слов в кадре, так как на третьем входе 24 (входе элемента И 19) отсутствует сигнал разрешения с выхода блока 10 контроля. Такой сигнал (фиг.9б) поступает на третий вход 24 после того, как в блоке 8 будет осуществлен контроль всех восьми.октетов преамбулы, 35 т.е. после 64 тактовых импульсов (фиг.9а). При прохождении через регистр 2 сдвига октета поля ОНК на другие входы 23 элемента И 19 посту, пают последние смежные биты 11 этого

40 октета с выходов 7-хо и 8-ro разрядов регистра 2 сдвига (фиг. 9в, г), элемент И 19 открывается (фиг.9д).

Переключение триггеров 20 и 21 при этом происходит последовательно от очередных тактовых импульсов (фиг.9ез), т.е. осуществляется задержка иа два такта с тем, чтобы обе единицы октета поля ОНК вьппли из регистра 2 сдвига. В результате переключения

50 триггера 21 на его прямом выходе будет сигнал разрешения работы блоков

3, 5, 9 и 11 а на инверсном выходе— сигнал запрета работы блока 10 контроля.

В блоке 10 контроля (фиг.3) при приеме преамбулы с выходов регистра

2 сдвига каждый октет поступает на входы элемента 30 сравнения, Одновременно тактовые импульсы с выхода

9 формирования импульсов на вход 55 и соответствующие количеству принимаемых октетов, фиксируются в счетчике 51. Данные с первых пяти разрядов счетчика 51 поступают на входы дешифратора 53, на выходах ко горого в,цесятичном виде выделяются импульсные сигналы, соответствующие номерам принятых октетов с 1 по 31. Из них в блок 6 подаются импульсы со следующих выходов дешифратора: 99 1 (первый октет поля АСН), 7 (первый октет поля АСИ), 15 (поле АСТДН), 16 (поле

АСТДИ) и 17 (поле управления), при этом данная группа выходов соединена с первыми выходами блока 11, . выходов 09 13 и 14 дешифратора 53 в блок

7 подаются импульсы, по которым в блоке 7 записываются соответствующие октеты, поступающие из буферного регистра 3: данные выходы дешифратора соединены с выходом 57 блока 11. Сигнал с 17-ro выхода дешифратора 53 разрешает работу счетчика 52 (так как с 18-го октета начинается информационное поле кадра), который начинает подсчет октетов информационного поля принимаемого кадра. Таким образом, в счетчике 52, выходы которого соединены с выходом 58 блока 11, по окончании прохождения кадра будет отражено действительное число октетов информационного поля принятого кадра.

В блоке 6 на входы регистров 59 (фиг.6) поступают октеты с выходов буферного регистра 3. В регистрах

59 последовательно запоминаются октеты, номера которых выделены дешиф ратом 53 блока 11. В элементах 60 сравнения сравниваются содержание октетов, зафиксированных регистрами

59, с требуемыми значениями. Результат анализа октетов с выходов 17 может отражаться на индикаторах либо запоминаться и подвергаться дальнейшему анализу.

В блоке 7 (фиг.7) на входы 67 приходят октеты принимаемого кадра, на входы 68 которого поступают импульсы записи 13-го и 14-го октетов с вторых выходов 57 блока 11. В элементе 66 сравнения состояния регистров 64 и

65 сравниваются с действительно принятым числом октетов информационного поля, подсчитанным в счетчике 52 октетов, код которого поступает на третьи входы 69. Результат сравнения на

7 1446622 блока 1 поступают на вход делителя

27 частоты, на второй вход которого подан разрешающий сигнал от блока 8 °

На выходе делителя 27 по каждому восьмому тактовому импульсу вырабатывается сигнал с перепадом 0-1, поступающий на вход формирователя 28 импульсов. По фронту этого перепада на выходе формирователя 28 формиру- 10 ется отрицательный импульс, по переднему фронту которого через элемент ИЛИ 33 сбрасывается делитель

27 частоты, стробируется элемент 30 сравнения, срабатывает счетчик 29. 15

При правильном чередовании битов в октете на выходе элемента 30 сравнения формируется импульс, поступающий на вход формирователя 31. Последний срабатывает и положительный импульс. 20 с его выхода подается в регистр 32, в который и записывается "1" по заднему фронту импульса с выхода формирователя 28 импульсов. При нарушении чередования битов в октете на выходе элемента 30 сравнения отсутствует импульс. Соответственно не срабатывает формиг ватель 31 и в регистре

32 записывается "0". Таким образом, октетам с правильным чередованием 30 битов в регистре 32 соответствуют состояния "1", а правильному октету поля ОНК вЂ” "0" (так как в конце этого октета два последних смежных бита должны иметь состояния 11. Одновременно в счетчике 29. подсчитывается количество принятых октетов преамбулы (по каждому восьмому синхроимпульсу) и после фиксации всех октетов на его выходе появляется сиг- 40 нал, снимающий запрет работы блока 8, После прохождения октета поля ОНК из блока 8 (фиг.9з) на вход элемента

ИЛИ 33 проходит сигнал запрета работы делителя 27 частоты. Таким обра- 45 зом, в счетчике 29 будут зафиксированы результаты счета принятых октетов преамбулы, а в регистре 32 — состояние соответствующих октетов. Для визуального контроля этих результатов к выходам счетчика 29 и регистра

32 могут быть подключены соответствующие индикаторы.

Блок 11 подсчета слов в кадре (фиг. 5) начинает работать после прихода его на вход 54 сигнала разрешения с прямого выхода триггера

21 блока 8. С этого момента счетные импульсы, приходящие с выхода блока.

9 144662 выходе 18 может быть использован для индикации результатов сравнения.

Работа блока 9 формирования импульсов (фиг ° 4) начинается после прихода на его вход 47 разрешающего сигнала из блока 8 (фиг.9ж). Этот сигнал подается на вход разрешения кольцевого счетчика Джонсона 37 с коэффициентом счета 16. В результате этого на выходах элементов И 38 и 39 импульсы оказываются сдвинуть относительно друг друга на восемь тактов (фиг.10а,б). На выходе элемента ИЛИ

45 образуется последовательность импульсов, кратных восьми, число которых соответствует числу октетов, следующих после поля ОНК и записанных в буферный регистр 3. На фиг, 10и показаны эти импульсы которые являют» О ся импульсами записи для буферного регистра 3 и счетным для блока 11., Импульсы на выходах формирователей, которые формируются от задних фронтов импульсов с элементов И 38 и 39, 25 подаются с выходов 49 блока 9 на входы блока 4 памяти. На фиг. 1Ог,е показаны формированные импульсы "Коммутация данных B на фиг, 10В з соответственно "Запись нечетного бай- 30 та" и "Запись четного байта". На фиг. 10д,ж показаны импульсы "Коммутация адреса" и "Сдвиг адреса", Данный набор импульсов на выходах 49 позволяет организовать 16-тиразрядный формат слов в блоке 4 памяти из восьмиразрядных, поступающих в блок

4 памяти с выходов оуферного регистра 3.

Таким образом, устройство обеспе- 4О чивает более полный контроль принимаемой информаций.

Формула изобретения

Устройство для контроля информации в многоканальной локальной вычислительной сети, содержащее блок декодирования, вход которого является информационным входом устройства, информационный и тактовый выходы блока 50 декодирования подключены к одноименным входам регистра сдвига, первые выходы которого соединены с информационными входами буферного регистра, выходы которого подкюпочены к инфор- у мационным входам блока. памяти, выходы которого являются информационными!

О выходами устройства, первый блок сравнения, выход которого является первым контрольным входом устройства, о т л и ч а ю щ е е с я тем, что, с целью повышения достоверности контроля информации, в устройство введены блок контроля, второй и третин блоки сравнения, блок подсчета слов в кадре, первый и второй блоки формирования импульсов, первый вход первого блока формирования импульсов объединен с тактовым входом первого блока сравнения и блока контроля и счетным входом второго блока формирования импульсов и подключен к тактовому выходу блока декодирования, вторые выходы регистра сдвига соединены с вторыми входами первого блока формирования импульсов, первый выход которого подключен к разрешающим входам буферного регистра второго блока формирования импульсов, блока подсчета слов в кадре и первого блока сравнения, информационный вход которого подключен к информационному выходу блока декодирования, информационные входы блока контроля подключены к первым выходам регистра сдвига, первый выход блока контроля соединен с третьим входом первого блока формирования импульсов, второй выход которого подключен к управляющему входу блока контроля, вторые выходы которого являются вторыми контрольными выходами устройства, первые выходы второго блока формирования импульсов соединены с адресными входами блока памяти, второй выход второго блока формирования импульсов подкдочен к запрещающему входу буферного регистра и счетному входу блока подсчета слов в кадре, первые и вторые выходы которого соединены с адресными входами второго и третьего блоков сравнения, информационные входы которых объединены и подключены к выходам буферного регистра, третьи выходы блока подсчета слов .в кадре соединены с управляющими входами третьего блока сравнения, разрешающий вход рлока памяти является входом управления считыванием устройства, выходы второго и третьего блоков сравнения являются соответственно третьим и четвертым контрольными выходами устройства.

1446622

1446622

1446622

2 3 Ф $

7 8 9 6 0 73

Составитель О.Ревинский

Редактор А.Ворович Техред Л.Олийнык

Корректор Л.Патей

Заказ 6748/53 Тирам 704 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ИНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Уигород, ул. Проектная, 4

3

3 е.

К

1 бФ а П Jl

Я д

Ж.3