Цифровое логарифмирующее устройство

Иллюстрации

Показать все

Реферат

 

Изобретение относится к вычислительной технике и может быть использовано в специализированных устройствах обработки информации, например в спектроанализаторах. Устройство держит т-разрядный регистр J, коммутатор 2 разрядов, блок 3 постоянной памяти, комбинационный сумматор 4, блок 5 элементов 2 И, блок 6 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, двоичный шифратор 7. Применение вместо сдвига ийформации статической дешифрации единицы старшего разряда позволяет повысить быстродействие примерно в 4-6 раз. 1 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕ(НИХ

РЕаЪБ ЛИК (51) 4 G 06 F 7/556

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

IlO ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯЬ1

Г\РИ ГКНТ СССР (21} 4192479/24-24 (22} 09.02,87 (46) ЗО,J2.88. Бюл. У 48 (71) Львовский политехнический институт им.Ленинского комсомола (7 2) Б . К . Крама ренко (53) 681.325(088.8) (56) Авторское свидетельство СССР

11 1262490, кл. С 06 F 7/556, 1985.

Авторское свидетельство СССР

У 1203510, кл. G 06 F 7/556, 1984 (54) ЦИФРОВОЕ ЛОГАРИФМИРУЮЩЕЕ УСТРОЙСТВО.БУ 1448345 А 1 (57) Изобретение относится к вычислительной технике и может быть использовано в специализированных устройствах обработки информации, например в спектроанализаторах. Устройство со держит m-разрядный регистр 1, коммутатор 2 разрядов, блок 3 постоянной памяти, комбинационный сумматор 4, блок 5 элементов 2 И, блок 6 элементов ИСКЛЮЧАЮЩЕЕ KIN двоичный шифратор 7. Применение вместо сдвига информации статической дешифрации единицы старшего разряда позволяет повысить быстродействие примерно в 4-6 раз. 1 ил.

1448345

Изобретение относится к вычисли-. тельной технике и может быть использовано в специализированных устройствах обработки сигналов, например в спектроанализаторах для преобразования линейного масштаба результатов в двоичном коде в логарифмический па

Основанию 1 0 Выраженныи в дБ е

Целью изобретения является сокращение времени преобразования.

На чертеже предс "àâëåíà структурная схема цифрового логаркфмиру ще го устройства.

Устройство содержит,(!-разрядный

> регистр 1, коммутатор 2, блок 3 памя" ти, комбинационный сумматор 4, груп-пу 5 элементов 2И, группу 6 элементов ИСКЗЮЧАЮЩЕЕ ИЛИ, шифратор 7, информационный вход 8 к выход 9.

Рабата устройства основана на соотношении

tA

201 А/p.,= 201.g (K а,-2 )./2 =

-2.

201g 2 (1!-4) + Т а „,+ 2 к а.((!1+ .. 1 )B ) . (1) где m — - максимальная разрядность числа;

k - -порядковый номер разряда старшей единицы номинального числа;

h - порядковый номер разряда старшей единицы преобразуемого числа; и " порядковый номер старшего

3;J разряда мантиссы„ а1 в(0„1) — состояние !-разряда числа; а E(0,1) — состояние „" -разряда; мантиссы.

;Фа

Устройства работает следующим o5=

1 раз - м °

Двоичное число в параллельном двоячном коде с максимально возможной разрядностью ш заносится со входа . 8 в регистр 1. Сигнал проходит через группь. элементов 2И и ИСКЛЮЧАЮЩЕЕ ИЛИ, что далее позволяет с помощью шифратора 7 перевести в двоич=ный код порядковый номер разряда, на" чиная от (К-(-1)-го разряда, в .котором находится старшая значащая единица.

Этим кодом управляется коммутатор 2, К младших разрядОв числа КОтсрыи коммуткрует на адресные входы блока 3 постоянной памяти код К разрядов числа, начиная с h-разряда. Соответственно коду К адреснь1х шин на входе и разрядов блока 3 постоянной памяти устанавливается таблично" "значение када мантиссы. Определение логарифмического эчачення отношения 201g А/А зыраженное в дБ, о сущес твля е тся двухвходовым двоичным комбинационным сумматором 4 в соответствии с выра,кением (1 ), поскольку е.го входы скоммутированы с выходами шифратора 7 таким образом„ что наличие сигнала в младшем разряде шифратора приводит к значению логарифма, равному

4+2--6 дБ, наличие сигнала "1" в следующем разряде шифратора — к значен.-ъ,, равному 8+6=12 дБ„ и т,д. С выходами блока 3 постоянной памяти входы cóèèàтора ско(муткрованы та;:им образом, что наличие сигнала "i в старшем и-разряде мантиссы приводит к значению логарифма, равному

2+1=3 дБ, в (n-1)-ом разряде — к значению 1+0.,5=1,5 дБ и т.д. Код мантиссы в блок 3 постоянной памятк вводится таблкчно исходя иэ требуемых весов ее разряпав, Суммарное значение логарифма порядка и мантиссы образуют на выходе сумматора 4 значение логарифма от. ношения чисел 201ц А/А ., вь-раженнога в дБ, Формула и э о б р е т е н и я

Цифровое логарифмирующее устройство,содержащее регкстр,, информационна(й.вход которого является входом аргумента устройства,. коммутатор„информационный вход ко-орого соединен с вь(ходом регистра, блок памяти, адресный вход которого соединен с выхоцои коммутатора, шифратор, о т л и— ч а (q щ е е с я тем, что, с целью сокращения времени преобразования, в него введена группа элементов 2И., ИСКЛЮЧ, ЮЩЕг И1!!,1 комбинационный сумматор, инверсные выводы регистра с (ш-1)-го до (1-:+1),где ш — разрядность аргумента, 1 - младшие разряды, паклю"-;ены к первым входам элементов 2И группы, вход m-го разряда регистра соединен с вторым входом перво, о элемента 2И группы и с первым л входами первого и второго элементов ИСКЛЮЧАЮЩЕЕ ИЛИ группь.„выход i-го (i-=1, m=1) элемента 2И группы соединен с вторым входом (i+1)-го элемента 2И группы, вторым входом i-го и первым входом (i+1)-го элементов ИСКЛЮЧА10ЩЕЕ ИЛИ группы вход ."!Огчт:BcKoA единицы уст

Составитель 3,Шершнева

ТехРед 11.Дидык Корректор Г.Решетннк

Редактор Н.Горват

Подписное

Тираж 704

Заказ б847/53

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Иосква, Ж-35, Раушская наб., д. 4/5

Производственно;полиграфическое предприятие, г. Ужгород, ул. Проектная, 4 з

4 ройства соединен с вторым входом пер- рого соединен с управляющим входом ного элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выход коммутатора н с входом целой части (k+1)-ro элемента 2И группы соединен слагаемого комбинационного сумматора, с вторым входом (1+1)-го элемента выход блока памяти соединен с входом

ИСКЛЮЧАЮЩЕЕ ИЛИ группы, выходы груп- . слагаемого дробной части комбинацион5 пы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ соеди- ного сумматора, выход которого являиены с входом шифратора, выход кото- ется выходом реэультата устройства,