Дельта-модулятор

Дельта-модулятор

Иллюстрации

Показать все

Реферат

 

Изобретение относится к электросвязи и может использоваться в цифровых корреляторах. Изобретение позволяет расширить область применения дельта-модулятора за.счет обработки ДБ /хполярных входных сигналов и формирования смешанного формата выходного сигнала. Дельта-модулятор содержит компараторы 1 и 4, управляемый инвер-- тор 2, генератор 3 тактовых импуль-: сов, реверсивный счетчик 5, шифратор 6, цифроаналоговьтй преобразователь 7, формирователь 8 импульсов,триггеры 9, 14 и 15, эгхемент ЗАПРЕТ 10, элемент И 11, элемент 12 задержки, элемент ШШ 13 и элемент ИСКЛОЧАЮЩЕЕ ИЛИ 16. 3 ил. «

союз советских

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК цП g Н 03 M 3/02

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЬП ИЯМ

ПРИ ГКНТ СССР (21) 4238148/24-24 (22) 04.05.87 (46) 30.12.88. Бюл. № 48 (72) А.В.Тимченко, В.А.Погрибной и О.P.Ïðèñòàéêî (53) 621.378(088.8) (56) Погрибной В.А. Линейная дельтамодуляция в системах обработки сигналов с импульсно-кодовой модуляцией. — Радиотехника, 1984, ¹ 9, с.56-58.

Авторское свидетельство СССР

¹ 1257849, кл. Н 03 М 3/02, 1985.

„„SU„„1448411 А1 (54) ДЕЛЬТА-МОДУЛЯТОР (57) Изобретение относится к электросвязи и может использоваться в цифровых корреляторах. Изобретение позволяет расширить область применения дельта-модулятора эа.счет обработки двухполярных входных сигналов и формирования смешанного формата выходного сигнала. Дельта-модулятор содержит компараторы 1 и 4, управляемый инвер-. тор 2, генера -op 3 тактовых импуль- . сов, реверсивный счетчик 5, шифратор б, цифроаналоговь.й преобразователь 7, формирователь 8 импульсов, триггеры 9, 14 и 15, элемент ЗАПРЕТ !О, элемент И 11, элемент 12 задержки элемент ИЛИ 13 и элемент ИСКЛ10ЧАЮ111ЕЕ ИЛИ 16. 3 ил.

-1448411

Изобретение относится к электросвязи и может использоваться в цифровых корреляторах.

Целью изобретения является расши5 рение области применения дельта-модулятора за счет обработки двухполярных входных сигналов и .формирования смешанного формата выходного сигнала.

На фиг.! представлена структурная схема предлагаемого дельта модулятора; на фиг. 2 — функциональная схема шифратора; на фиг. 3 — временные диаграммы работы дельта-модулятора.

Дельта модулятор (фиг.l)содержит !5 второй компаратор 1 знака, управляемый инвертар 2, генератор 3 тактовых импульсов, первый компаратор 4, реверсивный счетчик 5, шифратор 6, цифроаналоговый преобразователь 7, фор- 20 мирователь 8 импульсов, первый счетный триггер 9, элемент ЗАПРЕТ 10, элемент И 11, элемент 12 задержки, элемент ИЛИ 13, второй, третий Птриггеры 14, 15 и элемент 16 Исключа- 25 ющее ИЛИ.

Шифратор содержит (фиг.2) элемент

И 17 и элементы ЗАПРЕТ 18 и 19.

Дельта-модулятор работает следующим образом. 30

Входной сигнал U z<(t) поступает на вход управляемого инвертора 2 и вход компаратора 1 знака. Выходной сигнал .компаратора является управляющим сигналом для инвертора 2, выходной сигнал которого всегда является неотрицательным.

Примем, что в интервале времени (.0» tg ) происходит слежение аппроксимирующего напряжения преобразователя 40

7 за входным сигналом, величина которого не выходит за интервал (О, U„)„ где U q — номинальная величина для данного дельта-модулятора. Компаратор 1 формирует сигнал U „ О, и инвертор 45

2 пропускает входной сигнал беэ изменений. Реверсивный счетчик 5 заполнен до некоторого состояния, поэтому на первом выходе шифратора 6, фиксирующего максимальное состояние счетчика

5, сигнал отсутствует, т.е. сигнал на выходе элемента ЗАПРЕТ 10 соответствует выходному сигналу компаратора

4. На выходе элемента И 11 сигнал также отсутствует, на информационный вход триггера 14 подается выходной сигнал компаратора 4. Предположим, что в первом также (момент времени фиг.3) после прихода первого тактового импульса от генератора 3 сигнал обратной связи преобразователя 7 меньше входного, т,е. сигнал на выходе компаратора 4 разрешает прохождение импульсов генератора 3 через шифратор 6 на вход сложения реверсивного счетчика 5.. При этом величина аппроксимирующего напряжения преобразователя 7 увеличивается на единицу дискретности 4 и принимает значение, лежащее в интервале (П е„(„)»,И вх()+

+6 1> причем случай Uq(t,) »U вк(1) приводит к срабатыванию компаратора 4.

Выходной сигнал компаратора 1 после прихода первого тактового импульса от генератора 3 фиксируется в триггере 15, выходной сигнал которогопоступает на вход элемента ИСКЛЮЧАЮЩЕЕ

ИЛИ 16. В результате сигнал иа выходе элемента 16 при нулевом состоянии триггера 15 соответствует выходному сигналу триггера !4, а при единичном состоянии — инверсному выходному сигналу триггера 14. Выходной импульс комнаратора 4 является на выходе элемента ИЛИ 13 после прихода соответствующего тактового импульса генератора 3 лишь спустя время задержки определяемое временем срабатывания блоков 4-7, 10 и 13. Элемент 12 задержки необходим для согласования быстродействия блоков 4, 6 и 7 и задерживает тактовые импульсы на время 7 „ вследствие чего триггер

l4 в момент времени t, + "„ запоминает сигнал элемента ИЛИ 13, значение которого равно значению сигнала компаратора 4 в момент t „ т,е. триггер 14 выполняет функцию фиксирующей цепи нулевого порядка. Так как в момент времени t „ + 2, выходной сигнал триггера 15 равен нулю, .то выходной сигнал элемента 16 равен значению сигнала компаратора 4 в момент времени t„Аналогично работа дельта-модулятора происходит в интервале времени (t, t „). Сигнал элемента 16 равен сигналу триггера 14 и формируется с помощью сигнала инвертора 13, соответствующего значению прироста апроксимирующего напряжения преобразователя 7, причем при монотонном нарастании входного сигнала U »e(O,U„ l на выходе дельта-модулятора формируется последовательность» содержащая больше единиц, чем нулей. При монотонном спаде U q это соотношение мез 144841 няется на обратное, а в области, где крутизна входного сигнала близка и нулю, число единиц и нулей в последовательности на выходе элемента 16

5 примерно одинаково. На выход триггера 15 поступает код, соответствующий знаку входного сигнала и код с разрядных выходов реверсивного счетчика

5, соответствующий значению аппрокси- 1р мирующего сигнала преобразователя 7, т.е. на втором выходе дельта-модулятора формируется выходной сигнал в формате ИКИ, представленный прямым кодом со знаковым разрядом. 15

В случае равенства значений U „= U„, которое происходит в момент времени выходные импульсы генератора 3 через шифратор 6 полностью заполняют реверсивный счетчик 5, в результате чего преобразователь 7 вырабатывает максимальную величину напряжения

U = U, обратной связи, а на третьем выходе блока 6 появляется импульс

U передний фронт которого через 25 формирователь 8 устанавливает триггер 9 в единичное состояние, спустя время, опр деляемое задержкой срабатывания блоков 5 и 6. Этот же импульс одновременно запрещает прохождение Зд импульсов компаратора 4 через элемент

ЗАПРЕТ 10 и разрешает прохождение импульсов триггера 9 через элементы И

11 и ИЛИ 13 на вход триггера 14, в результате чего на выходе последнего, спустя время задержки, определяемое задержкой срабатывания блоков 5, 6, 11 и 13, появляется соответствующий импульс ("1" выходного унитарного кодл). До появления импульса на 4О выходе элемента И 17 триггер 9 работает в счетном режиме, изменяя после прихода каждого тактового импульса свое состояние на противоположное.

Таким образом, за счет установки

45 триггера 9 в единичное состояние не допускается случай сбой в выходном коде из-за неправильного фаэирования выходных импульсов триггера 9. Величина задержек выбирается из условия

7, при выполнении которого в момент времени t = t g + 3< реализуется зались в триггер 14 состояния триггера 9.

Когда значение Uь„превышает U u (момент времени t ) импульс генератора 3, воздействуя на вход триггера 9, изменяет состояние последнего на нулевое. Импульс генератора 3 не изменяет состояние реверсивного счетчика

5, так как шифратор 6 блокирует прохождение этих импульсов на вход сло" жения счетчика 5 при полном его saполнении, в результате чего на выходе триггера 15 формируется код в формате ИКМ, соответствующий номинальному значению входного напряжения. В момент времени t = t g + g триггер 14 а запоминает значение сигнала триггера

9, т,е, при превышении входным сигналом номинального значения для преобразователя 7 выходной сигнал элемента

16, сформированный с помощью компаратора 1, повторяет через время задержки с сигнал триггера 9. На выходе элемента 16 при выполнении условия

U q, Пц формируется код — чередующаяся последовательность единиц и нулей, соответствующая значению U< .

Работа дельта-модулятора при последующем уменьшении входного сигнала в момент времени t „ характеризуется тем, что после прихода очередного тактового импульса генератора 3 импульс элемента ЗАПРЕТ 19 со второго выхода шифратора 6 поступает на вход вычитания реверсивного счетчика 5.

При этом аппроксимирующее напряжение уменьшается на единице дискретности и становится меньше входного сигнала, что приводит в момент времени t = — + i ê появлению на выходе компаратора 4 положительного потенциала.

До момента времени t = t « + величина сигнала элемента И 17 прини" мает нулевое значение, разрешая прохождение импульсов компаратора 4 через элемент ЗАПРЕТ 10 и запрещая прохождение импульсов триггера 9 через элемент И 11. Поэтому в момент времени с = с,„ + на вход блока 12

2 поступает сигнал элемента ИЛИ 13, соответствующий сигналу компаратора

4 в момент t = t„, . Благодаря этому на первом и втором выходах дельта" модулятора появляется код, соответствующий знаку приращения и величине входного сигнала.

При изменении полярности входного сигнала U „ (0 работа дельта-моду" лятора происходит следующим образом.

В момент времени t,z (äîïóñòèì, что изменение полярности U gx происходит в момент времени t„ e(t„, „ ) в „ триггере 15 осуществляется запись единичного выходного сигнала компара-тора 1. Инвертор 2 формирует с помо1448411 щью управляющего сигнала компаратоpG 1 выходной сигнал U z =- ПВх1 . Ап проксимирующий сигнал преобразователя 7 в последующие моменты времени осуществляет слежение за сигналом

IU В„ как описано, причем на выходе триггера 14 при монотонном нарастаНий сигнала IБВх t 3 О, Ир 1 Формируется последовательность, содержащая 10 больше единиц чем нулей, при монотонном спаде это соотношение меняется на обратное, а в области, где (U J>iU ) формируется последовательность из чередующихся единиц и нулей. На первом 16 выходе дельта-модулятора при помощи элемента 16 по единичному сигналу триггера 15 соотношение нулеи и единиц в указанных последовательностях изменяется на обратное, т.е. при мо- р0 нотонном возрастании !Usx1(U ex (О), что соответствует монотонному спаду

U „, на первом выходе дельта-модулятора формируется последовательность, :содержащая больше нулей, чем единиц. 25

Аналогично, при монотонном спаде

I U В„1 (U В„c 0), что соответствует монотонному нарастанию БВ„, на первом выходе дельта-модулятора формируется последовательность, содержащая больше 30 единиц, чем нулей, а при U qy -U на выходе дельта-модулятора, как и в предыдущем случае, формируется чередующаяся последовательность нулей и единиц. Выходной сигнал дельта-модулятора на его втором выходе соответствует значению аппроксимирующего напряжения преобразователя 7, т.е. с точностью до дискрета д соответствует величине IUsxl, знак которого записан 40 в триггере 15.

Таким образом, на первом выходе устойчиво работающего дельта-модулятора формируется одноразрядная дель- 45 та-последовательность, соответствующая входному сигналу в диапазоне

U „c 3-Uö„U j, а на втором выходе формируется сигнал, соответствующий модулю и знаку аппроксимирующего сиг- g0 нала дельта-модулятора в указанном диапазоне. При выходе входного сигнала за указанный диапазон на первом выходе дельта-модулятора формируется чередующаяся последовательность нулей r5 и единиц, соответствующая ограничению (БВх = UH, а на втором выходе — сигнал в формате NKN равным приведенному ограничению.

Работа шифратора 6 приведена на фиг.2.

Таким образом, предлагаемый дельта-модулятор в промежутки времени блокирует выход компаратора 4 и одновременно формирует чередующуюся из нулей и единиц импульсную последовательность, что соответствует ограничению входного сигнала УВ„ на уровне U, т.е. на выходные сигналы дельта-модулятора вне зоны ограничения всегда соответствуот входному сигналу независимо от того, сколько раз и на какую длительность U „CL-Uð, U„).

Формула изобретения

Дельта-модулятор, содержащий генератор тактовых импульсов, выход которого соединен непосредственно с первым входом шифратора, тактовым входом первого триггера и через элемент задержки с тактовым входом второго триггера, первый компаратор, выход которого соединен с прямым входом элемента ЗАПРЕТ и вторым входом шифратора, первый и второй выходы которого соединены соответственно с одноименными входами реверсивного счетчика, выходы которого соединены с соответствующими третьими входами шифратора и входами цифро-аналогового преобразователя, выход которого соединен с первым входом первого компаратора, третий выход шифратора соединен через формирователь импульсов с установочным входом первого триггера, выход которого соединен с первым входом элемента И, выход которого и выход элемента ЗАПРЕТ соединены соответственно с первым и вторым входами элемента ИЛИ, выход которого соединен с информационным входом второго триггера, отличающийся тем, что, с целью расширения области применения дельта-модулятора за счет обработки двухполярных входных сигналов и формирования смешанного формата выходного сигнала, в него введены второй компаратор, управляемый инвертор, элемент ИСКЛОЧА101ЦЕЕ ИЛИ и третий триггер, информационный вход управляемого инвертора объединен с входом второго компаратора и является входом дельта-модулятора, выход второго компаратора соединен с информационным входом третьего триггера и

7 .24 управляющим входом управляемого инвертора, выход которого соединен с вторым входом первого компаратора, инверсный вход элемента ЗАПРЕТ объе. динен с вторым входом элемента И и подключен к третьему выходу шифратора, выход второго триггера соединен с первым входом элемента ИСКЛЮЧАЮЩЕЕ

ИЛИ, выход которого является первым

48422 выходом дельта-модулятора, тактовый вход третьего триггера подключен к выходу генератора тактовых импульсов, выход третьего триггера соединен с, вторым входом элемента ИСКЛВЧА2ОЩЕЕ

ИЛИ и является вторым выходом дельтамодулятора, выходы реверсивного счетчика являются третьими выходами дельl0 та-модулятора.

j4484jj

Составитель М.Никуленков

Редактор N.Парфенова Техред М,Дидык Корректор И.Максимишинец

Заказ 6852/56 Тираж 929 По дпис но е

ВНИЯПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

1(3035, Москва, 3-35, Раушская наб., д. 4/5

Производственно-яолиграфическое предприятие, r. Ужгород, ул, Проектная, 4