Устройство синхронизации электроразведочных приемников

Устройство синхронизации электроразведочных приемников

Иллюстрации

Показать все

Реферат

 

Изобретение относится к электроразведочной аппаратуре. Цель изобретения - уменьшение овмбки синхронизации . Устройство содержит усилитель, N+1 интеграторов, мультиплексер, демультиплексер, блок нулевой установки интегратора, первое и второе пороговые устройства, первый и вто- , рой управляемые источники опорного напряжения, первый и второй D-триггеры, схему ИЛИ, блок формирования импульсов синхронизации, генератор управляющих импульсов, умножитель частоты, счетчик, блок Ликса1щи, схему И Выход усилителя подключен к входа м интеграторов и к первому входу блока фиксации, выходы интеграторов соединены с входами мультиплексера, выход которого соединен с неинвертирующим входом первого порогового устройства и и)1вертирующим входом второго порогового устройства. Выходы первого и второго пороговых устройств подключены к D-входам первого и второго D-триггеров, выходы которых соединены с входами схемы ИЛИ, а выход схемы ИЛИ подключен к входу блока формирования импульсов синхронизации. Выход генератора -управляющих импульсов соединен с входом умножителя частоты и вторым входом блока фиксации. Первый и второй выходы блока фикса1Ц1и подключены соответственно к входам первого и второго управляемых источников опорного напряжения. Третий выход блока фиксации подключен к первому входу схемы И, второй вход которой объединен с входом блока нулевой установки интегратора, входом счетчика и подключен к выходу умножителя частоты . Кодовый выход счетчика подключен к управляю1цим входам мультиплексера и демультиплексера, а выход переполнения - к его установочному входу. Выход блока нулевой установки интегратора соединен с входом демультиплексера , выходы которого подключены к входам обнуления интеграторэн. Выходы первого и второго управляемых источников опорного напряжения подключены соответственно к инвертирующему входу первого порогового устройства и неинвертирующему входу второго порогового устройства. Выход схемы И соединен с С-входаьш первого и второго D-триггеров. 1 з.п. ф-лы,- 3 ил. а $ (Л со со о

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

„„SU,„,144996) (51)4 r, 01 V 3 06

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

К ABTOPCHOMV СВИДЕТЕЛЬСТВУ (21 ) 4191025/24-25 .(22) 05.02.87 (46) 07.01.89. Бип. !! - 1 (71) Рязанский радиотехнический институт (72) Н.А.Кажакин, В.П.Корячко, П.В.Карманов, А.Ф.Постельников, П,О.Барсуков и Н.П.Романова (53) 550.83(088.8) (56) Авторское свидетельство СССР

М 883832, кл. Л 01 V 3/06, 1981.

Авторское свидетельство СССР !

1- 1343375, кл. 0 01 V 3/06, !985. (54) УСТРОЙСТВО СИНХРОНИЗАЦИИ 3JIEKTРОРАЗВЕДОЧН1!Х ПРИНЧНИКОВ (57) Изобретение относится к электроразведочной аппаратуре. Цель изобретения — уменьшение ошибки синхронизации. Устройство содержит усилитель, N+I интеграторов, мультиплексер, демультиплексер, блок нулевой установки интегратора, первое и второе пороговые устройства, первый и вто-, рой управляемые источники опорного напряжения, первый и второй D-триггеры, схему ИЛИ, блок формирования импульсов синхронизации, генератор управляющих импульсов, умножитель частоты, счетчик, блок фиксации, схему И. Выход усилителя подключен к входам интеграторов и к первому входу блока фиксации, выходы интеграторов соединенЫ с входами мультиплексера, выход которого соединен с неинвертирующим входом первого порогового устройства и инвертирующим входом второго порогового устройства.

Выходы первого и второго пороговых устройств подключены к D-входам первого и второго D-триггеров, выходы которых соединены с входами схемы

ИЛИ, а выход схемы ИЛИ подключен к входу блока формирования импульсов синхронизации. Выход генератора уп" равляющих импульсов соединен с входом умножителя частоты и вторым входом блока фиксации. Первый и второй выходы блока фиксации подключены соответственно к входам первого и вто" рого управляемых источников опорного напряжения. Третий выход блока фиксации подключен к первому входу схемы И, второй вход которой обьединен с входом блока нулевой установки интегратора, входом счетчика и подключен к выходу умножителя частоты. Кодовый выход счетчика подключен к управляющим входам мультиплексера и демультиплексера, а выход переполнения — к его установочному входу.

Выход блока нулевой установки интегратора соединен с входом демультиплексера, выходы которого подключены к входам обнуления интеграторая. Выходы первого и второго управляемых источников опорного напряжения подключены соответственно к инвертирующему входу первого порогового устройства и неинвертирующему входу ВТорого порогового устройства. Выход схемы И соединен с С-входами первого и второго D-триггеров, з.rr. ф-лы;

3 ил, 1449961

Изобретение относится к технической физике, в частности к геоэлектроразведочной аппаратуре, и может быть использовано для автономной синхро5 низации измерителей вызванной поляризации (BII) .

Цель изобретения — уменьшение ошибки синхронизации.

На фиг. 1 представлена структурная схема устройства синхронизации электроразведбчных приемников; на фиг. 2 — структурная схема блока фик сации; на фиг. 3 — структурная схема

, блока формирования импульсов синх- 15 ронизации. !

Устройство синхронизации электроразведочных приемников содержит уси,литель 1, интегратор 2, блок 3 нуле вой установки интегратора, выполнен- 20 ный в виде ждущего мультивибратора, первое 4 и второе 5 пороговые устройства, первый 6 и второй 7 управляе мые источники опорного напряжения, ,первый 8 и второй 9 D-триггеры, схе- 25 иу ИЛИ 10, блок 11 формирования им, пульсов синхронизации, генератор 12 управляющих импульсов.

Выход усилителя 1 подключен к сигнальному входу интегратора 2, Е- 30, входы первого 8 и второго 9 D-триг гера соединены с выходами первого 4 и второго 5 пороговых устройств, вы ходы первого 8 и второго 9 D-триггеров соединены с первым и вторым вхо, дами схемы ИЛИ 10, выход которой подключен к входу блока 11 формирования импульсов синхронизации, выходы первого 6 и второго 7 управляемых ис. точников-опорного напряжения подклю- А0 чены соответственно к инвертирующему входу первого порогового устройства

4 и неинвертируюшему входу второго порогового устройства 5.

Устройство содержит также дополни- 5 тельные интеграторы 13-15, мультиплексер 16, демультиплексер 17, умножитель 18 частоты, счетчик 19, блок

20.фиксации, схему И 21 Сигнальные входы интеграторов 13-15 подключены

50 к выходу усилителя 1, входы обнуления интеграторов 2 и 13-15 соединены с выходами демультиплексера 17, вход которого подключен к выходу блока 3 нулевой установки интегратора, входы

55 мультиплексера 16 соединены с выходами интеграторов 2 и 13-15, а выход мультиплексера 16 подключен к неинвертируюшему нхоцу первого порогового устройства 4 и к инвертируюшему входу второго порогового устройства 5, выход генератора 12 управлявших импульсов соединен с входом умножителя

18 частоты и с вторым входом блока

20. фиксации, первый вход которого подключен к выходу усилителя 1. Первый и второй выходы блока 20 фиксации подключены соответственно к входам первого 6 и второго 7 управляемых источников опорного напряжения, а третий выход к первому входу схемы

И 21, второй вход которой объединен с входом блока 3 нулевой установки интегратора, входом счетчика 19 и подключен к выходу умножителя 18 частоты. Кодовый выход счетчика 19 соединен с управляющим входом мультиплексера 16 и демультиплексера 17, а выход переполнения счетчика 19 подключен к его установочному входу.Выход схемы И 21 соединен с C-.âõîäàèè первого 8 и второго 9 D-триггеров, Блок 20 фиксации содержит последовательно соединенные интегратор 22 и ключ 23, последовательно соединенные детектор 24 максимума положительного напряжения и первое аналоговое запоминающее устройство (АЗУ) 25, последовательно соединенйые детектор

26 максимума отрицательного напряжения и второе АЗУ 27, последовательно соединенные делитель 28 частоты, счетчик 29 и триггер 30, а также ждущий мультивибратор 31 и элемент 32 задержки. Выход ждущего мультивибратора 31 подключен к входу обнуления интегратора 22, а вход объединен с управляющим входом ключа 23 и подключен к выходу делителя 28 частоты.

Выход элемента 32 задержки подключен к обнуляюшим входам детектора 24 максимума положительного напряжения и детектора 26 максимума отрицательного напряжения, а вход объединен с входами записи первого 25 и второго

27 АЗУ и подключен к выходу счетчика 29.

Установочный вход счетчика 29 соединен с его выходом. Вход интегратора 22 и вход делителя 28 частоты служат соответственно первым и вторым входами блока 20 фиксации, а вьтходы первого 25 и второго 27 АЗУ, а также выход триггера 30 служат соответственно первым, вторым и третьим выходами блока 20 фиксации.

3 14499

Блок 1 1 формирования импульсо в сихронизации содержит последовательно соединенные генератор 33 опорной частоты и первый счетчик 34, последо. вательно соединенные второй счетчик

35 и программируемое постоянное запоминающее устройство (ППЗУ) 36, а также схему 37 сравнения и формирователь 38 импульсов. Первый вход схемы

37 сравнения подключен к выходу первого счетчика 34, а второй вход к выходу ППЗУ 36. Выход формирователя

38 импульсов соединен с установочными входами первого 34 и второго 35

15 счетчиков, а также с запускающим вхо" дом генератора ЗЗ опорной частоты.

Вход формирователя 38 импульсов объединен с управляющим входом ППЗУ 36 и служит входом блока 11 формирова.ния импульсов синхронизации. Выход схемы 37 сравнения соединен с входом второго счетчика 35 и служит выходом блока 11 формирования импульсов синхронизации.

Формирователь 38 импульсов может

25 быть выполнен в виде дифференцирующей ячейки, выделяющей передний и задний фронты входного импульса .

Генератор 12 управляющих импуль- 80 сов содержит последовательно соединенные приемную линию помехи, выполненную в виде разомкнутой линии (антенны), узкополосный фильтр и усилитель-ограничитель. Умножитель 18 ча35 стоты содержит соединенные в замкнутое кольцо фазовый детектор, фильтр нижних частот, управляемый генератор и делитель частоты. Выход управляемого генератора служит выходом умножителя 18 частоты, входом которого является второй вход фазового детектора.

Устройство работает следующим образом. 45

Входным сигналом устройства является напряжение с выхода первичного преобразователя (измерительной линии

MN), представляющее собой аддитивную смесь полезного сипнала и стационарной гармонической помехи. В общем случае на входе может действовать также широкополосныи шум .

Входной сигнал, усиленный усилителем 1, поступает на интеграторы 2 и 13-15, а также на блок 20 фиксации.

В начальный момент времени с третьего выхода блока 20 фиксации поступает .сигнал логического "0", который

61 4 закрывает схему И 21. С выхода генератора 12 управляющих импульсов на второй вход блока 20 фиксации и на умножитель 18 поступают импульсы с периодом Тп, выделенные из стационарной гармонической помехи, имеющей период Тя .

Через время Ф > 2 (с ц+cg), где — длительность импульса поляриэующего тока, 1„ — длительность паузы между импульсами, с первого и второго выходов блока 20 фиксации на входы первого 6 и второго 7 управляемых источников напряжения поступают на+ Ф пряжения, равные П ри П„р, где Пдрнапряжение пропускания при действии зондирующего импульса тока положительной полярности, U„p — напряжение пропускания при действии зондирующего импульса тока отрицательной полярности °

Управляемые источники б и 7 опорного напряжения вырабатывают опорные напряжения 11» и 11О, равные

Ф»

Uo Р4п1

>Р ар где — относительный порог обнаружения, 0 Р4 1.

Управляемые источники б и 7 опорного напряжения могут быть выполнены на основе операционного усиптеля с обр тными связями, обеспечивающими коэффициент передачи, равный p .

На третьем выходе блока; 20 фиксацю в это же время появляется сигнал логической "1", открывающий схему

И 221, Входной сигнал, усиленный усилителем 1, интегрируется интеграторами

2 и 13-15 на интервалах времени, равном Т вЂ”.Тя, где Та — период стационарной гармонической помехи.

За счет выбора коэффициента умножения умножителя 18 частоты равным емкости счетчика 19 и равным величине 0+1, где М вЂ” число дополнительных интеграторов,обеспечивается управление демультиплексера 17 таким образом, что интервалы интегрирования, задаваемые выходным сигналом блока 3 обнуления интегратора под воздействием сигнала умножителя 18 частоты, сдвинуты во времени один относительно другого на величину Тц/И+1.С помощью мультиплексера 16, управляемого синхронно с демультиплексером 17 тем же счетчиком 19, выходные сигна5 1449961 6 дирующий импульс тока, напряжение на интеграторах 2 и 13-1 5 з а инте рв ал интегрирования возрастает.

Выходное напряжение интегратора

14 на интервале Т„= c - t< превышает опорное напряжение U » поэтому в момент времени t= eg D-триггер 8 уста-. навливается в "1", что свидетельствует о выявлении переднего фронта зондирующего импульса тока.

После выключения зондирующего импульса тока (момент времени tg) по мере того, как диапазон перекрытия во времени интервалов интегрирования и зондирующего импульса тока уменьшается, напряжение на выходах интеграторов 2 и 1 -15 тоже уменьшается, и на интервале интегрирования Т„=

= 84-- СВ напряжение на выходе интегратора 14 становится меньше U Поэтому Э-триггер 8 в момент времени, устанавливается в "О", ч:o свидетельствует о выявлении заднего фронта зондирующего импульса тока. и Ти = %з ° лЫ интеграторов 2 и 13-15 на время

Т /N+I перед окончанием интервала интегрирования подключаются .к неинвертирующему входу порогового устройства 4 и к инвертирующему входу ,порогового устройства 5. Мультиплекр 16 и демультиплексер 17 могут ть выполнены на основе интеграль" ой микросхемы К590 КН1.

Выходные логические, сигналы пороовых устройств 4 и 5 формируются по с ледующим законам:

1Ъ4= О", если U„-U+< 0; у если 11 U„y О

11,="О", если 11, 11ц (0 де Цц,U< - eblzopHbie srorHvecKHe сНгналы пороговых устройств 20

4и5;

U — выходной сигнал интеграторов 2 и 13-15.

С помощью импульсов, поступающих выхода умножителя 18 частоты с пе- 26

1 иодом Т tN+I, выходные логическиЕ фостояния пороговых устройств 4 и 5 переписываются в D-триггеры.8,и 9.

В том случае, когда на входе устройства присутствует только стацио- 30 арная гармоническая помеха, а полез-. ный сигнал ЦцрО (пауза), выходной сигнал интеграторов 2 и 13-15 за ин1 ервал интегрирования равен н

U„= -- ) А sin(— —, +Чо)dt< О, 1 . Г . 2ф . 35 о

Тп

Где Тц =Тц — интервал интегрирования, равный периоду стационарной гармоническои помехи; 40

tg=T — постоянная времени интегГ4 раторов 2 и 13-15; о — начальная фаза стационарной, гармонической помехи1

А — амплитуда стационарной 45 гармонической помехи, о поэтому D-триггеры 8 и 9 при Ц,р=О установлены в "0", что говорит об отСутствии зондирующего импульса тока в питающей линии, 60

При воздействии на исследуемую среду зондирующим импульсом тока (моМент времени tg) с помощью питающей линьп на входе устройства присутстВует полезный сигнал и стационарная

Гармоническая помеха.

По мере того, как все большая часть интервала интегрирования интеграторов.2 и 13-15 попадает на зонАналогичным образом обнаруживаются передний и задний фронты зондирующего импульса тока отрицательной полярности в момент времени э и Й .

Выходные сигналы D-триггеров 8 и

9 поступают через схему ИЛИ 10 на блок 11 формирования импульсов синхронизации, который вырабатывает необходимые импульсы синхронизации, под воздействием которых синхронизируемый измеритель измеряет напряжение пропускания во время действия зондирующего импульса тока и напряжение переходной характеристики ВП в заданные моменты времени после выключения тока.

Блок 20 фиксации работает следующим образом.

С выхода усилителя 1 на первый вход блока 20 фиксацич поступает аддитивная смесь полезного сигнала и помехи, в частности стационарной гармонической помехи. Входной сигнал интегрируется интегратером 22 на интервале времени Л Т„ . Длительность интервала интегрирования ЛТ задается коэффициентом о(деления делителя

28 частоты, на вход которого поступает импульсная последовательность с периодом Т с выхода генератора 12 управляющих импульсов, поэтому

1449961

ЫТ„=ЬТ„С„ /2, Коэффициент с деления выбирается иэ условия что обеспечивает с одной стороны

5 глубокое подавление стационарной гармонической помехи за счет кратности интервала интегрирования периоду стационарной гармонической поМехи, а с другой стороны попадание не менее одного полного интервала ЬТц интегрирования на время действия зондирующего импульса тока. Обнуление интегратора 22 осуществляется выходным сигналом ждущего мультивибратора 31, который запускается выходными им пульсами на выходе делителя 28 частоты. Выходной сигнал интегратора

22 в конце интервала интегрирования йТ„ подключается с помощью ключа 23 к входам детектора 24 максимума положительного напряжения и детектора 26 максимума отрицательного напряжения, которые после прохождения импульсов 25 зондирующего тока положительной и отрицательной полярности фиксируют соответственно напряжения cpu Uqp.

Через интервал времени ь р 2(ц +Од ), задаваемый емкостью счетчика 29, вы- Зп ходные напряжения UÄp и UÄp детектора

24 максимума положительного напряжения и детектора 26 максимума отрицательного напряжения переписываются в АЗУ 25 и 27 под воздействием им35 пульса, который вырабятывается счетчиком 29. Кроме этого, импульс, вы-. рабатываемый счетчиком 29, устанавливает триггер 30 в состояние "1, а через некоторое время, определяемое элементом задержки, обнуляет детектор 24 максимума положительного напряжения и детектора 26 максимума отрицательного напряжения. В дальнейшем работа узлов блока 20 фиксации повторяется.

Таким образом, блок 20 фиксации вырабатывает через время С, после включения на третьем входе сигнал логической "1", а на первом и втором выходах значения напряжений Unp u Unp которые через интервал времени Ф уточняются но мере возможности изменений входного сигнала из-эа неста55 бильности источника тока генераторной установки, а также изменения напряжения собственной поляризации приемных электродов, 8

Блок 11 формирования импульсов синхронизации работает следующим образом.

Выходные сигналы D-триггеров 8 и 9, логически объединенные с помощью схемы ИЗТИ 10, поступают на вход блока 11 формирования импульсов синхронизации, под воздействием которого формирователь 38 импульсов в момент времени, Ед, 1 и 86 вырабатывает короткие импульсы. Первый же импульс в момент времени с выхода формирователя 38 запускает генератор

33 опорной частоты, а счетчики 34 и

35 устанавливаются в исходное состояние.

В счетчике 34 фиксируется код под воздействием импульсов опорной частоты, пропорциональный текущему времени действия зондирующего импульса тока, который поступает на первый вход схемы 37 сравнения. На второй ход схемы 37 сравнения поступает код с выхода ППЗУ 36, пропорциональный заданному моменту измерения напряжения пропускания. В момент равенства кодов схема 37 сравнения вырабатывает импульс, который поступает на выход блока 11 формирования импульсов синхронизации для запуска синхронизируемого измерителя, Импульс с выхода формирователя 38 импульсов в момент времени Гд устанавливается в исходное состояние счетчика 34 и 35. С момента времени д счетчик 34 начинает накапливать код, пропорциональный текущему времени паузы. Под воздействием входного сигнала на входе формирователя 1! импульсов синхронизации, который на интервале времени c< — Lg равен "0", из ППЗУ 36 выбираются коды, пропорциональные моментам измерения напряжения переходной характеристики ВП, Очередность выбора моментов измерения напряжения Б диз ППЗУ 36 определяет счетчик 35, подавая код на адресный вход ППЗУ 36, В момент равенства кодов схема 37 вырабатывает импульс, поступающий на выход блока 11 формирования импульсов синхронизации, а также поступающий на вход счетчика 35, который увеличивает свой код, выбирая из

ППЗУ 36 очередной код, пропорциональный следующему моменту. измерения напряжения ВП. (: течением времени рабоl 449961 10 ние ошибки синхронизации от среднего значения.

Формула изобретения

1а всех узлов блока 11 формирования импульсов синхронизации повторяется.

Генератор 12 управляющих импульСов работает следующим образом.

На входе приемной линии помехи, выполненной в виде разомкнутой ли ни (антенны), действует стационарная гармоническая помеха, имеющая таую же частоту, что и стационарная армоническая помеха на измерительой линии МИ, но отличающаяся по ровню и начальным сдвигом фазы.

Принимаемая приемной линией помехи тационарная гармоническая помеха, ройдя узкополосный фильтр, настроенп1 на частоту стационарной гармониеской помехи, усиливается усилите» ем-ограничителем, после чего она ревращается в поток прямоугольных пульсов с периодом Т и поступает а выход генератора 12 управляющих пульсов.

Умножитель 18 частоты работает . следующим образом.

На второй вход фазового детектора поступает периодическая последовательность импульсов с периодом Тя .

На первый вход фазового детектора с выхода делителя частоты поступают прямоугольные импульсы типа

t ÌåàHäð" с периодом следование Тя. множитель 1Ь частоты представляет робой "классическое кольцо фаяовой, автоподстройки частоты, поэтому в установившемся режиме работы справедливо соотношение Т =Tq и, следовательно, период выходного сигнала умножителя 18 частоты равен Тд /К1, где ,К вЂ” коэффициент деления делителя частоты.

Таким образом, введение N дополнительных интеграторов 13-15„ мультиплексера 16, демультиплексера 17,, умножителя 18 частоты, счетчика 19, блока 20 фиксации.и схемы И 21 и новых связей позволяет уменьщнть временной интервал оценки входного сигнала без уменьшения длительности интервала интегрирования интеграторов 2 и 13-15, определяемого периодом стационарной гармонической помехи, а также обеспечивает слежение опорных напряжений эа изменениями на пряжения пропускания, поддерживая постоянным относительный порог обнаружения, что позволяет уменьшить среднее значение ошибки синхронизации и среднеквадратическое отклоне10

1. Устройство синхронизации элек- троразведочных приемников, содержа-. щее усилитель, интегратор, блок нулевой установки интегратора, первое и второе пороговые устройства, первый и второй управляемые источники опорного напряжения, первый и второй

D-триггеры, схему ИЛИ, блок формирования импульсов синхронизации, генератор управляющих импульсов, при этом выход усилителя подключен к сигнальному входу интегратора, D-входы первого и второго D-триггеров сое. динены с выходами первого и второго пороговых устройств< выходы первоro и второго D-триггеров соединены с первым и вторым входами схемы ИЛИ, выход которой подключен к входу блока формирования импульсов синхронизации, выходы первого и второго управI ляемых источников опорного напряжения подключены соответственно к инвертирующему входу первого порогового устройства и иеинвертирующему входу второго порогового устройства, о т л ич а ю щ е е с я тем, что, с целью уменьшения ошибки синхронизации, в него дополнительно введены N-интеграторов, мультиплексер, демультиплексер, умножитель частоты, счетчик, блок фиксации, схема И, при этом сигнальные входы дополнительно введенных интеграторов подключены к выходу усилителя, входы обнуления интеграторов соединены с выходами демультиплексера, вход котс рого подключен к выходу блока нулевой установки интегратора, входы мультиплексера соединены с выходами интеграторов, а выход мультиплексера подключен к неинвертирующему входу первого порогового устройства и к инвертирующему входу второго порогового устройства, выход генератора управляющих импульсов соединен с входом умножителя частоты и с вторым входом блока фиксации, первый вход которого подключен к выходу усилителя, при этом первый и второй выходы блока фиксации подключены соответственно к входам первого и второго управляемых источников опорного напряжения, а третий выход — к первому входу схемы И, второй вход которой

JJ !4 объединен с входом блока нулевой установки интегратора, входом счетчика и подключен к выходу умножителя ча- стоты, при этом кодовый, выход счетчика соединен с управляющим входом мультиплексера и демультиплексера, а выход переполнения счетчика подключен к его установочному входу, при этом выход схемы И соединей с С-входами первого и второго D-триггеров.

2. Устройство по п 1, о т л ич а ю щ е е с я тем, что блок фиксации содержит последовательно соединенные интегратор и ключ, последовательно соединенные детектор максимума положительного напряжения и первое аналоговое запоминающее устройство, последовательно соединенные детектор максимума отрицательного напряжения и второе аналоговое запоминающее устройство, последовательно соединенные делитель частоты, счетчик и триггер, а также ждущий муль4996) 12 тивибратор и элемент задержки, при этом выход ждущего мультивибратора подключен к входу обнуления интегра тора, а вход объединен с управляющим входом ключа и подключен к выходу делителя частоты, при этом выход элемента задержки подключен к обнуляющим входам детектора максимума положительного напряжения и детектора максимума отрицательного напряжения, а вход объединен с входами записи первого и второго аналоговых запоминающих устройств и подключен к выходу счетчика, при этом установочный вход счетчика соединен с его выходом, при этом вход интегратора и вход делителя частоты служат соответственно первым и вторым входами блока фиксации, а выходы первого и второго запоминающих устройств, а также выход триггера служат соответственно первым, вторым и третьим выходами блока фиксации.

144996l

УиаЗ

Составитель М. Качалов

Редактор E.Ïàïï Текред П.Сердюкова Корректор Э.Лончакова

Заказ 6965/47 Тираж 522 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, r. Ужгород, ул. Проектная, 4