Устройство для дискретной регулировки фазы

Устройство для дискретной регулировки фазы

Иллюстрации

Показать все

Реферат

 

Изобретение относится к импульсной технике. Цель изобретения - расширение .диапазона дискретного регулирования фазы при заданной помехозащищенности . Устр-во .содержит г-р 1 импульсов, счетчик 2, сумматор 3, триггер 4, блок задержки 5, коммутатор 6 и эл-т ИЛИ 7. Цель достигается введением блока задержки 5, коммутатора 6 и эл-та ИЖ 7, сигнал на выходе которого относительно сигнала на выходе счетчика 2 в зависимости от вида сигнала на шине Направление сдвига и значения кода фазы позволяет регулировать фазовый сдвиг ретно как на опережение, так и на запаздывание в диапазоне М 2Г( - 1)/2 . Устр-во по п, 2 ф-лы отличается выполнением блока задержки 5. 1 з.п, ф-лы, 3 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (51)4 Н 03 Н 11 20

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н ABTOPCHOMV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР (21) 4251944/24-09 (22) 28 ° 05.87 (46) 07.01.89. Бюл. У 1 (72) В.В.Райда (53) 621.317.7(088.8) (56) Авторское свидетельство СССР

Ф 1200193, кл. G 01 R 25/00, 1984. (54) УСТРОЙСТВО ДЛЯ ДИСКРЕТНОЙ РЕГУЛИРОВКИ ФАЗЫ (57) Изобретение относится к импульсной технике. Цель изобретения - расширение .диапазона дискретного регулирования фазы при заданной помехозащищенности. Устр-во .содержит г-р 1.Я0„„1450079 А1 импульсов, счетчик 2, сумматор 3, триггер 4, блок задержки 5, коммутатор 6 и эл-т ИЛИ 7. Цель достигается введением блока задержки 5, коммутатора 6 и эл-та ИЛИ 7, сигнал на выходе которого относительно сигнала на выходе счетчика 2 в зависимости от вида сигнала на шине "Направление сдвига" и значения кода фазы позво ляет регулировать фазовый сдвиг дискретно как на опережение, так и на

+ и запаздывание в диапазоне q =«+2 (2—

1)/2 . Устр-во по п. 2 ф-лы отличается выполнением блока задержки 5.

1 зепи ф лы 3 ил °

1450079

Изобретение относится к импульсной

:технике и может быть использовано в системах цифровой обработки сигналов.

Целью изобретения является расширение диапазона дискретного регу-лирования фазы при заданной помехозащищенности.

На фиг. 1 представлена структур,ная электрическая схема устройства для дискретной регулировки фазы; на фиг. 2 — структурная электрическая схема блока задержки; на фиг, 3 временные диаграммы, поясняющие раба- 15 ту устройства для дискретной регули-. ровки фазы.

Устройство для дискретной регули--! ! ровки фазы содержит генератор 1 им пульсов, счетчик 2, сумматор 3, триг:- 20 гер 4, блок 5 задержки, коммутатор

,6, элемент ИЛИ 7, дешифратор 8„ ре-! гистр 9 сдвига, И элементов 2И 10 и элемент ИЛИ 11 составляют блок 5 за-. держки. Ф j

Устройство для дискретной регули: ровки фазы работает следующим образом.

Импульсы генератора 1 импуnüñîH (фиг. 3a) непрерывно подсчитыв 1ются счетчиком 2, Сигнал на выходе стар шего разряда счетчика 2 (фиг. Зб) является фазой устройства для диск-" ретной регулировки фазы, относительно которой измеряется разность фаз.Код,,фазы подается на первые входы блока

5 задержки и на первые входы сумматора 3, на вторые входы которого подаются сигналы с выходов счетчика 2.

Одновременно с этим на шину "Нап- ф равление сдвига" подается сигнал в ниде логической единицы или логического нуля.

Если на шину "Направление сдвига" подан сигнал логического нуля, то в 5 результате суммирования текущего двоичного кода на выходах счетчика Z и дроичного кода фазы на выходе сум-. матора 3 (фиг. Зв), т.е. на выходе его старшего разряда, формируется сигнал с фазой, пропорциональной заданному коду. Для компенсации задержки формирования выходного сигнала сумматора 3, возникающей в результате суммирования двоичных кодов в сумматоре 3 с учетом переносов сигнала с младших разрядов в старшие, на вход "Перенос" младшего разряда сумматора 3 подан сигнал логической единицы. При этом выход сумматора

3 через коммутатор б подключен к второму входу триггера 4, на первый вход которого непрерывно поступают импульсы генератора 1 импульсов, В резуль" тате подключения логической единицы очередной результат на выходе сумматора 3 формируется на один период тактовых импульсов, раньше, чем было бы при отсутствии логической единицы, Следующий тактовый импульсы вызывает появление си:гнала на выходе триггера 4 и на первом выходе устройства для дискретной регулировки фазы (фиг. Зг), При "-том сигнал логического нуля на шине "Направление ггоступая HG гретий Bxop KOMмутатора 6, подключает сигнал с выхода старшего разряда сумматора 3 на второй вход триггера 4, Разность фаз между сигналами на первом и вторсм выходах устройства для дискретной регулировки фазы ранна нулю при нулевом значении двоичного кода фазы (фиг. 36, r), Если значение кода фазы изменяется на единицу младшего разряда, то десятичный эквивалент кода фазы стапосится равным единице. В то же время на шину "Направление сдвига" сигнал логического нуля подан. В этом случае сигнал на выходе сумматора 3 формируется на два периода тактовых импульсов раньше относительно сигнала на выходе старшего разряда счетчика 2 (фиг. Зд). Сигнал с выхода сумматора 3 через коммутатор 6 поступает на второй вход триггера 4 и очередной тактовый импульс вызывает появление сигнала на выходе триггера 4. Данный сигнал через элемент ИЛИ 7 поступает на первый внход устройства для дискретной регулировки фазы. При этом разность фаз между сигналами на первом и втором выходах устройства для дискретной регулировки фазы равна дискрете фазового

2i сдвига DV,= —, Ич (фиг. 36, е),где

И и — десятичный эквивалент двоичного кода фазы N и сигнал на первом выходе устройства дискрстной регулировки фазы опережает по фазе сигнал на втором выходе. Если значение двоичного кода фазы N q будет, например, равно семи (и = 3), то сигнал на первом выходе будет опережать Iro

1450079

10 фазе сигнал на втором выходе на максимальную величину, равную (фиг. Зж).

При поступлении на шину "Направление сдвига" сигнала логической единицы устройство для дискретной регулировки фазы работает следующим образом.

Сигнал с выхода старшего разряда счетчика 2 поступает на второй выход устройства для дискретной регулировки фазы и одновременно на второй вход блока 5 задержки, на первый вход которого поступают импульсы с генератора 1 импульсов. При этом на первые входы блока 5 задержки поступает двоичный код фазы Ny. В зависимости от величины данного кода сигнал, поступающий на второй вход блока 5 задержки, задерживается на время, пропорциональное величине кода.

С выхода блока 5 задержки сигнал поступает на второй вход коммутатора 6 и далее с второго выхода коммутатора 6 через элемент ИЛИ 7 на первый выход устройства. Сигнал с выхода сумматора 3 блокируется в ком- мутаторе 6 сигналом логической единицы,.поступающим с шины "Направление сдвига" на третий вход коммутатора 6. Если значение кода фазы, равно . нулю, то сигнал с выхода блока 5 saдержки совпадает по фазе с сигналом на втором выходе устройства для дискретной регулировки фазы и через коммутатор 6 и элемент ИЛИ 7 поступает на первый выход устройства для дискретной регулировки фазы. Если значение кода фазы увеличить на единицу младшего разряда, то сигнал старшего разряда счетчика 2 задержится в блоке 5 задержки на одну дискрету, равную периоду следования импульсов с выхода генератора 1 импульсов.

Поэтому сигнал на первом выходе устройства для дискретной регулировки с 2 + фазы отстает по фазе на 6 ч = — N q

2" (фиг. Зз). Если значение двоичного кода фазы равно, например, семи, то в блоке 5 задержки сигнал с выхода старшего разряда счетчика 2 задержи2Й и вается на время Л М = „(2 — 1), 2" (фиг. Зи) .

Таким образом, сигнал на первом выходе устройства для дискретной регулировки фазы относительно сигнала

55 на втором выходе устройства для дискретной регулировки фазы в зависимости от вида сигнала на шине

"Направление сдвига и значения кода фазы позволяет регулировать фазовый сдвиг дискретно как на опережение, так и на запаздывание в диапа2н зоне М + 2 (2 — 1) .

Блок 5 задержки (фиг. 2) работает следующим образом.

На первый его вход и далее на тактовый вход регистра 9 сдвига поступают импульсы с выхода генератора

1 импульсов. На второй вход блока 5 задержки и далее на информационный вход регистра 9 сдвига поступает сигнал с выхода старшего разряда счетчика 2(фиг. 1) . Одновременно с этим на разрядные входы дешифратора 8 поступает двоичный код фазы. Если значение двоичного кода фазы равно нулю, то на первом выходе дешифратора 8 присутствует сигнал логической единицы в виде высокого уровня напряжения, который поступает на первый вход первого элемента 2И 10. В то же время на первые входы остальных N-1 элементов 2И 10 поступают сигналы с логического нуля в виде низких .уровней напряжения. Поэтому только первый элемент 2И 10 открыт и сигнал с второго входа блока 5 задержки через него и элемент ИЛИ 11 поступает на выход блока 5 задержки без временной задержки.

При увеличении кода фазы на единицу младшего разряда на втором выходе дешифратора 8 имеется сигнал логической единицы, а на остальных выходах — сигналы логического нуля. Сигнал логической единицы с второго выхода дешифратора 8 поступает на первый вход второго элемента 2И 10, на второй вход которого поступает сигнал с первого выхода регистра 9 сдвига, сдвинутый по фазе на один период следования импульсов, поступающих на тактовый вход регистра 9 сдвига, поступает на выход блока 5 задержки через открытый второй элемент 2И 10 и элемент ИЛИ 11. При изменении значения кода фазы от нулевого значения до максимального, равh ного (2 — 1), сигналы на выходе дешифратора 8 открывают один из элементов 2И 10 по первому входу, на второй вход которых поступает сигнал

Формула и з о б р е т е н и я 4.

1. Устройство для дискретной регулировки фазы, содержащее генератор импульсов, выход которого соединен с входом счетчика и первым входом триггера, сумматор, первые входы которо" го являются входами задания кода фа5 14500 с соответствующего выхода регистра 9 сдвига. На каждом выходе регистра 9 сдвига формируются импульсы, передний фронт которых запаздывает относи5 тельно переднего фронта импульса, поступающего на информационный вход

2 регистра 9 сдвига на аМ= 2„х,где

1, 2, ..., N — - 1 — номер соответ- 10 ствующего выхода регистра 9 сдвига.

Таким образом, на выходе блока 5 задержки формируются сигналы, фаза которых отстает от фазы сигнала, посту пающего на второй вход блока 5 за- 15 . держки, пропорционально значению двоичного кода фазы, который подает- ся на первые входы блока 5 задержки.

Предлагаемое устройство для диск-. .;ретной регулировки фазы позволяет н, отличие от известного дискретно регулировать фазу выходного сигнала на первом выходе устройства для дискрет, ной регулировки фазы относительно фазы сигналы на втором выходе устройст- 2б ва для дискретной регулировки фазы не только в направлении опережения, но и в направлении эапаэдыван::". при этом как и известное, предлага:;..-.. oe устройство обладает повышенчой :мехоустойчиностью за счет того, что н них имеется сигнал с опорной фазой.

В связи с этим помеха, вызынающая сбои в сумматоре или регистре сдвига„ вызывает лишь кратковременное искажение фазы выходного сигнала. Процесс дискретной регулировки фазы не сопровождается пропорциональным изменением частоты выходного сигнала, что существенно расширяет практическое при-- @. менение предлагаемого устройства н системах цифровой обработки сигналов и в системах фазовой синхронизации. зы устройства для дискретной регулировки фазы, к вторым входам сумматора подключены выходы счетчика, вход

"Перенос" сумматора является входом логической единицы устройства для дискретной регулировки фазы, а выход старшего разряда счетчика является вторым выходом устройства для дискретной регулировки фазы, о т л и— ч а ю щ е е с я тем, что, с целью расширения диапазона дискретного регулирования фазы при заданной помехозащищенности, в него введены последовательно соединенные блок задержки, коммутатор и элемент ИЛИ, выход которого является первым выходом устройства для дискретной регулировки фазы, второй вход соединен с выходом триггера, второй вход которого соединен с вторым выходом коммутатора, второй и третий входы которого соединены соответственно с выходом сумматора,, с выходом генератора импульсов и первым входом блока задерж-ки, второй и третий входы которого соединены соответственно с выходом старшего разряда счетчика и первыми зходами сумматора, =. — четвертый вход ком ;утаTopa является входом направления сдвига устройства для -.„искретíoй регулировки фазы, 2. Ycrpoé.ñrüo по и, tl, o т л и— ч а ю щ е е с я тем, что блок за-. держки содержит дешифратор, регистр днига, М элеменro:ç 2И и элемент ИЛИ, выход которого является выходом блока задержки, тактоный и информационныи входы регистра сдвига являются соответственно первым и вторым входами блока задержки, разрядные входы дешифратора являются третьими входами блока задержки, а ньгсоды дешифратора через соответствующий элемент 2И соединен с соответствующим входом элемента ИЛИ, причем второй вход первого элемента 2И соединен с информационным входом регистра сдвига, а вторые входы остальных И - 1 элементов 2И соединены с соответствующими выходами регистра сдвига.

1450079

Фиг. 2

Редактор А.Ворович

Заказ 6974/53 Тираж 929 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г . Ужгород, ул . Проектная, 4 а) и

a) г) а) е) ж)

a) Составитель IO.Ìåäâåäåâ

Техред .Л.Олийнык Корректор Г.Решетник