Преобразователь активной мощности в цифровой код

Преобразователь активной мощности в цифровой код

Иллюстрации

Показать все

Реферат

 

Изобретение относится к электроизмерительной технике. Цель изобретения - .повьшение точности преобразования активной мощности в цифровой код. В преобразователе вводится коррекция систематической аддитивной погрешности аналоговых узлов преобразователя , а также коррекция погрешности отклонения от расчетного значения коэффициента преобразования цифроаналогового преобразователя 18. Введение коррекции приводит к работе аналого-цифрового преобразователя 5 практически в окрестностях одной точки. Это позволяет значительно увеличить точность результата преобразования . В преобразователь активной мощности в цифровой код введены дифференциальный операционный усилитель 4, регистр 14, третий блок 17 памяти, селекторы 19, 20 и 21, Кроме этого преобразователь содержит калиброванный резистор 1, аналоговый коммутатор 2, источник 3 опорного напряжения , сумматор 6, усилитель 7, регистры 8-13, блоки 15 и 1-6 памяти, формирователь 22 импульсов, генератор 23 опорной частоты, счбтчики 24 и 25 импульсов, элемент 26 задержки и формирователь 27 управляющих сигналов. 2 ил. с (О

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) (И) Ш y G 01 R 21/06

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н АВТОРСКОМ,К СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ

ПРИ ГННТ СССР (21) 4266789/24-21 (22) 23.06 ° 87 (46) 15.01.89.,Бюл. и 2 (71) Львовский политехнический институт им. Ленинского комсомола (72) О.М. Доронина, В.М. Ванько и Г.Н. Лавров (53) 621.317.38(088,8) (56) Авторское свидетельство СССР

11 845109, кл. G 01 R 21/06, 1980.

Авторское свидетельство СССР

11- 1366960, кл. С 01 R 21/06, 1987. (54) ПРЕОБРАЗОВАТЕЛЬ АКТИВНОЙ МОШДОСТИ В ЦИФРОВОЙ КОД (57) Изобретение относится к электроизмерительной .технике. Цель изобретения — повьппение точности преобразования активной мощности в цифровой код. В преобразователе вводится коррекция систематической аддитивной погрешности аналоговых узлов преобразователя, а также коррекция погрешности отклонения от расчетного значения коэффициента преобразования цифроаналогового преобразователя 18.

Введение коррекции приводит к работе аналого-цифрового преобразователя

5 практически в окрестностях одной точки. Это позволяет значительно увеличить точность результата преобразования. В преобразователь активной мощности в цифровой код введены дифференциальный операционный усилитель

4, регистр 14, третий блок 17 памяти, селекторы 19, 20 и 21. Кроме этого преобразователь содержит калиброванный резистор 1, аналоговый коммутатор 2, источник 3 опорного напряжения, сумматор 6, усилитель 7, регистры 8-13, блоки 15 и 1.6 памяти, формирователь 22 импульсов, генератор

23 опорной частоты, счетчики 24 и 25 импульсов, элемент 26 задержки и формирователь 2? управляющих сигналов.

2 ил.

1451 6I 5

Изобретение относится к электроизмерительной технике и предназначено для преобразования активной мощности (энергии) в цифровой код.

Цель изобретения — повышение точности преобразования активной мощности в цифровой код.

На фиг. 1 представлена структурная схема преобразователя активной 10 мощности в цифровой код; на фиг. 2— временные диаграммы, поясняющие работу преобразователя.

Преобразователь активной мощности в цифровой код содержит калиброван- 15 ный резистор 1, аналоговый коммутатор 2, источник 3 опорного напряжения, дифференциальный операционный усилитель 4, аналого-цифровой преобразователь 5, сумматор 6, умножи- 20 тель 7, регистры 8-14, блоки 15-17 памяти, цифроаналоговый преобразователь 18, селекторы 19-21, формирователь 22 импульсов, генератор

23 опорной частоты, счетчики 24 и 25

25 импульсов, элемент 26 задержки и формирователь 27 управляющих сигналов. Входы аналогового коммутатора 2 подключены соответственно через резистор 1 к входной шине тока и входу формирователя 22 импульсов, выходу источника 3 опорного напряжения и второму входу сложения дифференциального операционного усилителя 4, входной шине напряжения, шине "общий", а выход — к первому входу сложения дифференциального операционного усилителя 4, вход вычитания которого соединен с выходом цифроаналогового реабразовате- 40 ля 18, а выход — со входом аналогоцифрового преобразователя 5, выходы которого подключены ко входам первого канала сумматора 6, входы второго канала которого соединены с вы- 45 ходами регистра 1О, входы третьего канала — с выходами регистра ll u выходами первого и второго каналов селекторов 19 и 20 соответственно, входы четвертого канала — с входами регистра 12, выходами блока 17 па50 мяти и выходами первого канала селектора 21, а выходы — со входами первого канала умножителя 7, входами регистров 1О, I1, 13 и выходами третьего канала селектора 19, входы второго канала умножителя 7 подключены ко входамл регистра 9, выходам второro канала селектора 21 и выходам блоков 15 и )6 памяти, а выходы — ко входам селектора 21, выходы третьего канала которого соединены со входами регистра I4, входы селектора 19 подключены к выходам регистра 12, а выходы второго канала — ко входам цифроаналогового преобразователя 18 и выходам первого канала селектора 20, входы которого соединены с выходами регистра

9, выходы регистров 8 и 13 подключены к адресным входам блоков 15 и

16 памяти соответственно, выход генератора 23 опорной частоты соединен со входом синхронизации формирователя 22 импульсов, первым входом формирователя 27 управляющих сигналов и входом счетчика 24, выходы разрядов которого подключены ко входам регистра 8 и вторым входам формирователя 27 управляющих импульсов, а вход установки в начальное состояние — ко входу счетчика

25 и через элемент 26 задержки — ко входу управления записью регистра 8 и выходу формирователя 22 импульсов, третьи входы формирователя 27 управляющих сигналов соединены с выходами разрядов счетчика 25, а выходы— соответственно с входами управления аналогового коммутатора 2 и селекторов 19-21, тактовым входом аналогоцифрового преобразователя 5,. входами управления записью регистров 9-14 и умножители 7, входами разрешения считывания регистров 10 и 11, сумматора 6 и блоков . 15-17 памяти, входами начальной установки регистров 9-13, а также входами выбора первого и второго каналов сумматора

6.

Преобразователь активной мощности в цифровой код работает следующим образом.

Формирователь 22 выделяет периоды колебания входного тока i(t), определяющие очередные интервалы преобразования, формируя в начале каждого текущего периода Т импульс (фиг, 2б), синхронизированный с импульсом опорной последовательности с выхода генератора 23 опорной частоты (фиг.2а) Этот импульс своим передним фронтом производит перенос кода из счетчика 24 импульсов в регистр 8, а через время, определяемое элементом 26 задержки, установку счетчика 24 импульсов в "нуль".

l 451 6

В течение текущего периода Т счет1 чик 24 импульсов подсчитывает число импульсов опорной частоты следования f с выхода генератора 23 опорной часторы

И ° = 1 ° Т код которого в начале следующего периода Т „переносится в регистр 8, по-10 сле чего становится адресным для блока 15 памяти, где по адресу К записан код числа 2/N» . т1

Период t работы младшего Разряда счетчика 24 импульсов (фиг.2в) 15 определяет шаг дискретизации входных сигналов и разделен на четыре такта л Л л

В начале первого л такта с, очередного шага,„ дискретизации напряжение с выхода диф- 20 ференциального операционного усилителя 4, равное сумме значения U входноro нагряжения в m-точке дис/ кретизации, подключаемого ко входу дифференциального операционного усилителя 4 аналоговым коммутатором 2 (фиг.2г) опорного напряжения U c

3 выхода источника 3 опорного напряже- ния и напряжения U „ обратной связи с выхода цифроаналогового лреобра- 30 зователя 18, выбирается аналого-цифровым преобразователем 5, управляемым сигналом (фиг. 2д) с соответствующего выхода формирователя 27 упРавляющих сигналов. ПРичем Уосч лря ЗБ мо пропорционально значению Бп, < входного напряжения в (m-1)-ой точке дискретизации, код N„ которого с выходов регистра 12 поступает-через открытый второй канал селектора 40

19 на входы цифроаналогового преобразователя 18 и преобразуется в нем в последнем такте (m-1)-ro шага дискретизации.

В течение, шага t выбранное аналого-цифровым преобразователем 5 напряжение преобразуется в цифровой код, поступающий в течение, на входы сумматора 6, где к нему прибавляются код N с выходов регистра 12, код (U k ацп ), причем

k д- расчетное значение коэффициента преобразования аналого-цифрового преобразователя 5, с выходов блока 17 памяти, и вычитается код корректирующей величины Ь k с выходов регистра 10. В конце с результирующий код с выходов сумматора 6 од15 новременно с кодом корректирующего коэффициента k o с выходов блока 16 памяти, находящихся в режиме разрешения считывания (фиг. 2е,а), под

1 действием сигнала с соответствующего выхода формирователя 27 управляющих сигналов (фиг.2е) переносится во входные регистры умножителя 7, который в течение с перемножает их между собой, после чего результирующий код М, соответствующий значению U, лод действием улравляющего сигнала (фиг.2ж) ло первому открытому каналу селектора 2! переносится в регистр 12.

В начале третьего такта с очередного шага t дискретизации (фиг.2в) аналого-цифровым преобразователем 5 с выхода дифференциального операционного усилителя 4 выбирается напряжение, равное сумме значения падения напряжения R i на калиброванном регистре 1, лрямо пропорционального значению х входного тока в m-ой точке отсчета, подключаемого ко входу дифференциального операционного усилителя 4 аналоговым коммутатором

2 (фиг.2з), опорного напряжения U с выхода источника 3 опорного напряжения и .напряжения Б . обратной свя1 зи с выхода цифроаналогового преобразователя 18, прямо пропорционального значению входного тока в (m-1)- ой дискретизации, код Я,которого с выходов регистра 9 поступает через открытый первый канал селектора 20 на входы цифроаналогового преобразователя 18 и преобразуется в нем в течение

В течение с выбранное напряжение преобразуется аналого-цифровым преобразователем 5 в цифровой код, поступающий в течение с на входы

4 сумматора 6, где к нему прибавляюткоды N (-U k ац„) и вычитается код корректирующей величины b k. В конце с результирующий код с выходов сумматора 6 и,код k ñ выходов блока 16 памяти переносятся во нор входные регистры умножителя 7, который в течение первого такта ñ. ша1 га t, дискретизации перемножает их между собой. В конце, результирующий код N; соответствующий значению,„, под действием соответствующих управляющих сигналов (фиг.2и, ° ° е) переносится в регистр 9 и входной регистр второго канала умножи1451

Ьк = bk Nтк,/2, (2) = fÎ ТК! j !

1Ц44(ь,44 1 44) +0О + 4Цп)

» «пп»= (п« + а«п + *g I!»»„&»»Ä+ Ь ««»»)) о 0kAuh (k 4u 4 6 A Ö 4 ) теля 7, во входной регистр первого канала которого в то же время через открытый третий канал селектора 19 заносится код N с выходов регистра l2.

В течение такта шага t „, дискретизации коды Б „ и И „ перемножаются между собой, после чего результирующий код заносится в выходной регистр умножителя 7 (Фиг.2е)и в течение а подключается селектором

21 ко входам сумматора б„ где приrn-1 бавляется к сумме N N произ6 ие 1е 15 ведений кодов мгновенных значений

u(t) и i(t) за предыдущие (m-1) шаги дискретизации, поступающей на входы сумматора с выходов регистра

l1 (фиг.2к) В конце с результат сум- 20 мирования под действием соответствующего управляющего сигнала (Фиг.2л) заносится в регистр 11. Такой обработке подвергаются значения входных сигналов всех точек дискретиза- 25 ции за период Т>, в результате чего к кОнцу такта 6З перВОГО шага дискретизации следующего периода Т +, в регистре 11 накопится код N„, °, прямо пропорциональный активной энергии aa T . B конц с, код с выходов регистра 11 одновременно с кодом 2/N> с выходов блока 15 памяти, находящихся в раж>ме разрешения считывания (фиг.2к), переносятся в умножитель 7, где. в течение ь перемножаются. В конце результат перемножения N >, прямо пропорциональный активной мощности, под действием управляющего сигна615

6 ла с выхода формирователя 27 управ- ляющих сигналов (фиг.2м) через открытый третий канал селектора 21 переносится в выходной регистр 14, а регистр 11 тем же сигналом сбрасывается в "нуль".

Величина коррекции 0 k вводится для коррекции систематической аддитивной погрешности (от смещения нуля) аналоговых узлов преобразователя.

Периодически, через определенное число периодов i(t) счетчик 25 импульсов устанавливается в состояние, определяющее интервал Т нахождеК< ния k которое обеспечивает подключение к первому входу сложения дифференциального операционного усилителя 4 нулевого уровня напряжения (фиг. 2н) установку в "1" регистра

12„ установку в "0" регистров 9 и

l0 (фиг.2О), а также установку в "0" регистра 13 (фиг. 2п) Последнее определяет выдачу на выходе блока 16 памяти кода "1", записанного в нем предварительно под "нулевым" адресом.

Работа преобразователя в течение

TKl осуществляется аналогично описанной за Т s.-", исключением того, что запрещается запись промежуточных результатов преобразований в регистры 12 и 9 (фиг.2ж,и). В результате„ к концу преобразования в регистре 11 с учетом усреднения случайных погрешностей при предложении постоянства за Тк систематических

К погрешностей, что обычно имеет место в реальности, сформируется код величины: где 0 дк,0Aqn 50

h 44 „0 — напряжение смещения нуля аналогового коммутатора 2, аналогоцифрового преобразователя 5, цифроаналогового преобразователя

I8, дифференциального операционного усилите-ля 4 соответственно, k

145! 6 кар - kop тк2/

11кор !. о +. дк + По Йо kдцп + дцп)(1 цдо + dkuAA) +

+ b,g +bbun ("ацр + 4Цдц,)- РР, Р,ц„+ РР,К,ц, -Ыс= (3) 35 кор (+рц! цдд/!цц до J (4)

Введение в предлагаемом устройстве корректирующих величин d k u kx.ap

" Фдцп + dk Ai>„)+N arm-i о! 4цд

x kAbbn dkAun /1 цдо + )a a )k Au4n

-а„, „1с дц„d ku,д d 1 цдд/1 цдп

«(1 1 дцп /! дно) р где 4 k — отклонение коэффициенцдп vn 50 та преобразования преобразователя 19 в m-ой точке дискретизации входного сигнала, учитывающее как мультиплика-, тивную погрешность, так

55 и погрешность от нелинейности. у 2 Ь ал ЬЕ п + (1 1 4, I + 1 д 4 и р) 61сцдп

1 цдд 1 дцп k

Ц44

У и аналого-цифрового преобразователей 18 и

5 от расчетных.

После умножения Ь к на 2/NI-<< код величины А 1 коррекции одновременно с записью в регистр 14 заносится и в регистр 10 (фиг.2р), где хранится до следующего интервала ее определения. 1О

Корректирующий коэффициент k„, вводится для коррекции погрешности от отклонения от расчетного значения коэффициента преобразования цифроаналогового преобразователя 18. Пери- 15 одически, после периода Т„, выделяется период Тк определения (фиг. 2с), в течение которого на первый вход сложения дифференциаль ного операционного усилителя 4 ана- 20 логовым коммутатором 2 подключаПосле умножения И на 2/NT 2 код N одновременно с записью в регистр 14 заносится и в регистр 13, после чего определяет адрес считывания блока 16 памяти, где IIo этому адресу предварительно записывается значение корректирующего коэффициента! 5 8

-ется напряжение Ua с выхода источника 3 опорного напряжения, а в регистре 9 записывается код числа

1дцп. Для этого в конце 1-го такта первого шага дискретизации периода Т в регистр 13 с выходов регистра 12 записывается код "!" (фиг.2т), разрешающий выдачу на выходы блока 16 памяти кода П ° kA „, записанного в нем предварительно по адресу "1". С выходов блока 16 памяти код Б Кдц„ переписывается в регистр 9 (фиг 2и), после чего регистр 13 сбрасывается в "нулевое" состояние (фиг ° 2п) Работа преобразователя в течение Т!,2 осуществляется аналогично таковой за Тк, . В результате, к концу преобразования в регистре 11 сформируется код величины: в процессе преобразования входных сигналов на текущем (ш-ом) шаге дискретизации совместно с введением отрицательной обратной связи с цифроаналоговым преобразователем предыдущего результата преобразования и добавки опорного напряжения, что приводит к работе АЦП практически в окрестностях одной точки Бо +(а -а,), позволяет значительно уточнить результат преобразования а,„ (! цдп+ 6 кп,цдп )+ day + 1 ацп Jx

kj k, ð а k„,+(a -a,)

1ц дцп /k Ann

При этом, для периодических входных сигналов U(t) и i(e) относительная погрешность преобразования составит:

1451615 1 цап

hk..д,„ — средние значения откло ыср кения коэффициента преобразования цифроаналогового преобразователя 18 от своего расчетного значения при преобразовании соответственно

i(t) и u(t)

Формула из об ре тения

Преобразователь активной мощности в цифровой код, содержащий ка- 15 либрснанньгй резистор, аналоговый коммутатор, источник опорного напряжения, аналого-цифровой преобразователь, сумматор, умножитель, первый — шестой регистры, первый и вто- gp рой блоки памяти, формирователь импульсов, генератор опорной частоты, первый и второй счетчики импульсов, элемент задержки и формирователь управляющих сигналов, причем первый 25 вход аналогового коммутатора подключен через калиброванный резистор к входной шине тока и входу формирователя импульсов, а второй вход— к выходу источника опорного напря- 30 женин, выход генератора спорной частоты соединен с входом синхрониз ации формирователя импульсов, первым входом формирователя управляющих сиг— налов и входом первого счетчика импульсов, выхоцы разрядов которого подключены к входам первого регистра и вторым входам формирователя управляющих сигналов. а вход установки в начальное состояние — к входу второго счетчика импульсов и через злемент задержки — к входу управления записью первого регистра и вьгходу формирователя импульсов, третьи входы формнрователя управля- 45 ющих сигналов соединены с выходами разрядов второго счетчика юлпульсов, а выходы — соответственно с первым— третьим входами управления аналогового коммутатора, тактовым входом 5р аналого-цифрового преобразователя, входами управления записью второго шестого регистров и углножителя, входами разрешения считывания третьего регистра, сумматора, первого и второго блоков памяти, входами начальной установки четвертого, шесгого регистров, входами выбора первого и второго каналов сумматора, входы третьего канала которого подключены к выходам че-.вертого регистра, входы четвертого канала — к входам пятого регистра, а выходы — к входам первого канала умножителя и входам третьего, четвертого регистров, входы второго канала умножителя соедине

Произв.-полигр. пр-тие, г. Ужгород, ул. Проектная, 4 вход управления записью седьмого регистра, входы установки в начальное состояние второго, третьего и пятого регистров, входы разрешения считывания четвертого регистра и

12 третьего постоянного запоминающего устройства подключены к соответствующим выходам формирователя управляющих сигналов.