Устройство для имитации отказов дискретной аппаратуры

Устройство для имитации отказов дискретной аппаратуры

Иллюстрации

Показать все

Реферат

 

Изобретение относится к вычислительной технике, а именно к устройствам , имитирующим сбои и отказы аппаратурных средств вычислительной системы. Целью изобретения является расширение функциональных возможностей устройства путем обеспечения возможности изменения длительности сбоя и синхронизации генерации сбоя с внешними сигналами, поступающими от элементов контролируемой аппаратуры . Устройство содержит элемент ИПИ-НЕ 1, дешифратор 2 номера канала, формирователь 3 дефекта, счетчик 4, блок 5 сравнения, элемент 6 задержки , элемент И 7,три элемента ИЛИ 8 - 10, блок 11 памяти, регистр 12, де-i шифратор 13 дефекта, два коммутатора 14, 15, два элемента НЕ 16, 17, два триггера 18, 19, блок 20 задания режима имитации. Устройство может работать в трех режимах 1шитации сбоя: в режиме имитации однократного сбоя заданной длительности, начиная с такта, номер которого задан в блоке 20 задания режима имитации; в режиме имитации однократного сбоя заданной длительности при поступлении внешнего сигнала; в режиме периодической имитации сбоя заданной длительности , причем Промежуток времени между сбоями задается кодом номера такта с блока 20 задания режима имитации. 1 ил. П Я сл 4 СП | о tc

СОЮЗ СОВЕТСКИХ

СОЦИАЛ ИСТИЧЕСНИХ

РЕСПУБЛИК (дц 4 С 06 F 11/22

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А BTOPCKONIV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И OTHPbiTHRM

ПРИ ГКНТ СССР (21) 4190069/24-24 (22) 30.01.87 (46) 15.01.89. Вюл. У 2 (72) В.А.Корнышев и О.В.Федоренков (53) 881.3(088.8) (56) Авторское свидетельство СССР и 860076, кл. С 06 F 11/26, 1979.

Авторское свидетельство СССР и 1183972, кл. G 06 F 11/22, 1985. (54) УСТРОЙСТВО ДЛЯ ИМИТАЦИИ ОТКАЗОВ

ДИСКРЕТНОЙ АППАРАТУРЫ (57) Изобретение относится к вычислительной технике, а именно к устройствам, имитирующим сбои и отказы аппаратурных средств вычислительной системы. Целью изобретения является расширение функциональных возможностей устройства путем обеспечения возможности изменения длительности сбоя и синхронизации генерации сбоя с внешними сигналами, поступаю щими от элементов контролируемой ап„„SU„, 1451702 А1 паратуры, Устройство содержит элемент

ИЛИ-НЕ 1, дешифратор 2 номера канала, формирователь 3 дефекта, счетчик 4, блок 5 сравнения, элемент 6 задержки, элемент И 7,три элемента ИЛИ 8 - °

10, блок 11 памяти, регистр 12, де шифратор 13 дефекта, два коммутатора 14, 15, два элемента НЕ 16, 17, два триггера 18, 19, блок 20 задания режима имитации. Устройство может работать в трех режимах имитации сбоя: в режиме имитации однократного сбоя заданной длительности, начиная с такта, номер которого задан в блоке 20 задания режима имитации; в режиме имитации однократного сбоя заданной длительности при поступлении внешнего сигнала; в режиме периодической имитации сбоя заданной дли. тельности, причем промежуток времени между сбоями задаетс я кодом номера такта с блока 20 задания режима имитации. 1 ил.

1451702

Изобретение относится к вычислительной технике, а именно к устройствам, имитирующим сбои и отказы аппаратурных средств вычислительной системы.

Целью изобретения является расширение функциональных возможностей устройства путем обеспечения возможности изменения длительности сбоя и синхронизации генерации сбоя с внешними сигналами, поступающими от элементов контролируемой аппаратуры.

Схема устройства изображена на

I чертеже.

Устройство содержит элемент ИЛИНЕ 1, дешифратор 2 номера канала, формирователь 3 дефекта, счетчик 4, блок 5 сравнения, элемент 6 задержки, элемент И 7,: три элемента ИЛИ

8-10, блок 11 памяти, регистр 12, дешифратор 13 дефекта, два коммутатора 14 и 15,, два элемента HE 16., 17 два триггера 18 и 19, блок. 20 задания режима имитации, группу 21 ин. формационных выходов устройства, группу 22 информационных входов устройства, два входа 23 и 24 запуска устройства.

Устройство работает следующим образом.

Потребитель подключает информационные входы и выходы устройства к соответствующим выходам и входам дискретной аппаратуры, в которую необходимо внести дефект, а тактовый вход устройства соединяет с синхронизирующим выходом, укаэанной дискретной аппаратуры.

Перед пуском контролируемой аппаратуры с блока 20 задания режима имитации задается номер канала, в котором необходимо имитировать дефект, режим имитации (отказ или сбой), адрес, ячейки. блока 11 памяти, в которой хранится в соответствующем масштабе тестовое воздействие, номер цикла работы аппаратуры, начиная

С которого необходимо имитировать дефект, и код длительности сбоя. Перечисленные признаки хранятся в бло1 ке 20 задания режимов имитации в течение всего включения контролируемой аппаратуры.

Устройство может работать в трех режимах имитации сбоя: режим имитации однократного сбоя заданной длительности, начиная с такта, номер которого задан в блоке 20 задания

40 сбоя. Вход 24 не используется (сигнал 24 равен нулю), Сигнал запуска можно выдавать до пуска контролируемой аппаратуры вручвручную с блока 20 (сигнал режима однократного сбоя), при этом вход

23 устройства не используется.

Сигнал, поступающий на вход 23 устройства, проходит на вход элемента

ИЛИ 9. Сигнал, формируемый на выходе элемента ИЛИ 9, поступает на вход установки в ноль счетного триггера

18 в результате чего сигнал нулевого уровня поступает на первый вход элемента ИЛИ 10, на второй вход

55 которого поступает сигнал с выхода блока 5 сравнения. С выхода элемента ИЛИ 10 сигнал поступает на вход обнуления счетчика 4 и разрешает

30 режима имитации; режим имитации однократного сбоя заданной длительности при поступлении внешнего сигнала; режим периодической имитации сбоя заданной длительности, причем промежуток времени между сбоями задается кодом номера такта с блока

20 задания режима имитации.

П ред работой в каждом из режимов с помощью сигнала начальной установки, поступающего с блока 20, осуществляется начальная установка устройства, причем счетный триггер

19 устанавливается в нулевое состояние, а триггер 18 — в единичное состояние. При этом с прямого выхода триггера 18 на первый вход элемен. та ИЛИ 10 поступает единичный уровень, на второй вход — сигнал нулевого уровня с выхода блока 5 сравнения. С выхода элемента ИЛИ 10 сигнал через линию задержки устанавли- . вает счетчик 4 в нулевое состояние, запрещая отсчет циклов. Сигнал отсутствия сбоя с выхода триггера 19 поступает на управляющий вход коммутатора 14, при этом через коммутатор 14 на вторую группу входов блока 5 сравнения поступает код номера такта с выходов блока 20 задания режима имитации.

Для задания первого режима необходимо с блока 20 задать значение сигнала режима однократного сбоя, равное "0". Вход 23 запуска устройства подключается к выходу элемента контролируемой аппаратуры, по сигналу с которого начинается отсчет тактов до момента начала имитации

1451702 отсчет циклов. Так как на счетный вход счетчика 4 поступают тактовые импульсы, по мере их поступления его содержимое увеличивается на единицу.

Через элемент НЕ 16 эти же импульсы опрашивают блок 5 сравнения. При равнозначности информации,,поступающей на первые и вторые группы информационных входов блока 5 сравнения, последний вырабатывает сигнал, который поступает на,вход элемента ИЛИ-НЕ, на выходе которого вырабатывается сигнал, устанавливающий счетный триггер 19 в состояние

"1" (триггеры 18 и 19 взяты с инверсными динамическими входами) .

С выхода триггера 19 сигнал нали" чия сбоя поступает на управляющий вход коммутатора 14, в результате, чего на вторую группу входов схемы сравнения поступает код длительности сбоя с группы выходов блока 20.

Сигнал с выхода триггера 19,поступает также на первый вход элемента

И 7, второй вход которого соединен. с выкодом режима сбоя блока 20 задания режима имитации. Сигйал, формируемый на выходе элемента И 7, поступает на первый вход элемента

ИЛИ 8, на второй вход которого поступает сигнал о наличии режима имитации отказа с блока 20 задания режима имитации. Сигнал, формируемый на выходе элемента ИЛИ 8, поступает на вход стробирования блока 11 памяти и на вход стробирования дешифратора номера канала и через элемент

НЕ 17 — на вход обнуления. регистра

12, разрешая запись в него. Дешифратор номера канала в соответствии с кодом, поступающим íà его входы с группы выходов нс 1е 1а канала блока 20 задания режима имитации, осуществляет выбор канала коммутатора

15, в который должен быть внесен сбой. Считанное с блока 11 памяти тестовое воздействие через регистр

12 выдается на дешифратор 13 дефек-та.

Посредством сигнала, возбуждаемого на одном из выходов дешифратора .13 дефекта, являющихся входами формирователя 3 дефекта, на выходе формирователя 3 дефекта формируется заказанный дефект, который поступаI ет на группу информационных входов коммутатора 15 и далее на заказанный выход устройства.

При поступлении внешнего сигнала на вход запуска устройства на выходе элемента ИЛИ-НЕ формируется сиг45 нал, который поступает на счетный вход триггера 19 и переключает его в единичное состояние. Сигнал запуска поступает также на вход элемента ИЛИ 9, нФ выходе которого формируется

50 сигнал, который устанавливает. триггер 18 в состояние "0", при этом разрешается работа счетчика 4. По сигналу с выкода триггера 19 коммутатор 14 осуществляет коммутацию ко55 да длительности сбоя на вторую группу информационных входов блока 5 сравнения. Далее устройство работает так же, как и в первом режиме..

После выдачи в аппаратуру сбоя за5

Сигнал с выхода блока 5 сравнения поступает также на первый вход элемента ИЛИ 10. Импульс, формируемый на выходе элемента ИЛИ 10, поступает на вход установки счетчика 4, в результате чего счетчик обнуляется. При поступлении очередного тактового импульса счетчик начинает от счет длительности сбоя. При равнозначности информации, поступающей на первые и вторые входы блока срав нения, последний вырабатывает сигнал, который переключает счетный триггер 19 в состояние "0". Поступление сбоя в заказанный канал прекращается.

В момент. переключения триггера

19 сигнал, поступающий с прямого выхода триггера 19 на счетный вход триггера 18, переключает триггер

18. Сигнал с прямого выхода триггера 18 через элемент ИЛИ 10 поступает в качестве сигнала обнуления счетчика, блокируя его работу. Схема устанавливается в исходное состояние ° При поступлении очередного сигнала на вход 23 цикл работы устройства повторяется.

Для работы во втором режиме 2 необходимо задать с блока 20 значение сигнала режима однократного сбоя, равное логическому нулю. Код номера такта, задаваемый с блока 20 задания режима имитации, должен быть отличен от нуля. Вход 24 устройства подключается к выходу элемента аппаратуры, по сигналу с которого необходимо имитировать сбой заданной длительности.

1451702 данной длительности схема возвращается в исходное состояние.

В третьем режиме значение сигнала режима однократного сбоя равно 1". В этом случае счетчик после окончания цикла работы устройства не обнуляется, так как триггер 18

11 11 находится в состоянии 0

Функционирование устройства в каждом цикле работы происходит аналогично функционированию в первом режиме, за исключением того, что внешних сигналов для начала цикла работы устройства не требуется.

Устройство в этом случае формирует последовательность сбоев заданной длительности, причем,промежуток времени (количество тактов) между соседними сбоями равно коду номера такта, задаваемому с блока

20 задания режима имитации.

Формула изобретения

Устройство для имитации отказов дискретной аппаратуры, содержащее блок задания режимов имитации, блок сравнения, первый коммутатор, дешифратор номера канала, счетчик, первый элемент НЕ, элемент задержки, блок памяти, регистр,дешифратор дефекта, формирователь дефекта,элемент И и первый элемент ИЛИ, причем выходы первого коммутатора образуют группу информационных выходов устройства, группа информационных входов устройства соединена с первой группой информационных входов первого коммутатора, вторая группа информационных входов которого соединена с группой выходов формироватеI ля дефекта, группа выходов задания номера дефекта блока задания режима имитации соединена с группой адресных входов блока памяти, группа выходов которого соединена с группой информационных входов регистра, группа выходов которого соединена с группой входов дешифратора дефекта, выходы которого соединены с входами формирователя дефекта, группа выходов задания номера канала блока задания режима имитации соединена с группой входов дешифратора номера канала, выходы которого соединены с управляющими входами первого коммутатора, выход задания режима сбоя и выход задания режима

55 отказа блока задания режима имитации соединены с первыми входами соответственно элемента И и первого элемента ИЛИ, выход элемента И соединен с вторым входом первого элемента ИЛИ,выход которого соединен со стробирующими входами блока памяти и номера канала, тактовый вход устройства соединен с входом синхронизации счетчика и с входом первого элемента НЕ, выход первого элемента НЕ соединен с входом разрешения сравнения блока сравнения, первая группа информационных входов которого соединена с группой разрядных выходов счетчика, о т л и ч а ю— щ е е с я тем, что, с целью расширения его функциональных возможностей за счет изменения длительности сбоя и управления инерцией сбоя по внешним сигналам, в него введены второй коммутатор, элемент ИЛИ-НЕ, два триггера, второй и третий элементы ИЛИ, второй элемент НЕ, причем группа выходов задания номера цикла блока задания режима имитации соединена с первой группой информационных входов второго коммутатора, вторая группа информационных входов которого соединена с группой выходов задания длительности сбоя блока задания режима имитации, выход начальной установки которого соединен с входом установки в "1" первого триггера и с входом установки в "1" второго триггера, выход задания режима однократного сбоя блока задания режима имитации соединен с первым входом второго элемента

ИЛИ, второй вход которого является первым входом запуска устройства, выход второго элемента ИЛИ соединен с входом установки в "0" первого триггера, выход которого соединен с первым входом третьего элемента

ИЛИ, выход которого соединен с входом элемента задержки, выход кото-. рого соединен с входом установки в "0" счетчика, выход сравнения блока сравнения соединен с первым входом элемента ИЛИ-НЕ и вторым входом третьего элемента ИЛИ,. второй вход элемента ИЛИ-НЕ объединен с третьим входом второго элемента ИЛИ. и подключен к второму входу запуска устройства, выход элемента ИЛИ-НЕ соединен со счетным входом второго триггера, выход которого соединен

Составитель И.Иваныкин

Техред А.Кравчук Корректор Н.Король

Редактор И.Рыбченко

Заказ 7081/47 Тираж 667 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4

145 со счетным входом первого триггера, с вторым входом элемента И и с управляющим входом второго коммутато- . ра, группа выходов которого соединен с второй группой информационных

1702 8 уходов блока сравнения, выход перво

ro элемента ИЛИ соединен с входом

: второго элемента НЕ, выход которо5 го соединен с входом обнуления регистра.