Устройство для сопряжения эвм с оперативной памятью

Устройство для сопряжения эвм с оперативной памятью

Иллюстрации

Показать все

Реферат

 

Изобретение относится к области вычислительной техники и может быть использовано для сопряжения каналов ввода-вьтода ЭВМ с оперативной памятью . Целью изобретения является повышение надежности за счет обеспечения аппаратного повторения при сбойных ситуациях. Устройство содержит блок фиксации временной ошибки, блок 2 анализа ошибки, триггер 3 запроса, триггер 4 конца массива, триггер 5 отсечки повторного запроса, два элемента И 6,7, три элемента ИЛИ 8,9,10, элемент ИПИ-НЕ 11.2 з.п. ф-лы, 5 ил.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН сад 4 G 06 F 13/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

H AВТОРСН0М,К СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ

ПРИ ГКНТ СССР (21) 4122716/24-24 (? 2) 24. 09.86 (46) 15.01.89. Бкл. Ф 2 (72) В.И. Днлендик, И.N. Комлик, Н.П. Кабишев, А.П. Тищенко и В.Г. Трущенков (53) 681.325(088.8) (56) Канал селекторный ЕС-4035; Техническое описание. Ц53.057.003 ТО, 1975.

Канал мультиплексный универсальный RC-4001; Техническое описание

Ц43.057.104 TO 4.М, 1980. (54) УСТРОЙСТВО ДЛЯ СОПРЯЖЕНИЯ ЭВМ

С ОПЕРАТИВНОЙ ПАМЯТЫО (57) Изобретение относится к области вычислительной техники и может быть использовано для сопряжения каналов ввода-вывода ЭВМ с оперативной памятью. Целью изобретения является повышение надежности за счет обеспечения аппаратного повторения при сбойных ситуациях. Устройство содержит блок фиксации временной ошибки, блок 2 анализа ошибки, триггер 3 запроса, триггер 4 конца массива, триггер 5 отсечки повторного запроса, два элемента И 6,7, три элемента

ИЛИ 8,9,10, элемент ИЛИ-НЕ 11. 2 s.n.

A-лы, 5 ил.

1451706

Изобретение относится к вычислительной технике и может бьггь использовано для сопряжения каналов вводавывода ЭВМ с оперативной памятью (ОП).5

Цель изобретения — повышение надежности за счет обеспечения аппаратного повторения при сбойных ситуациях.

На фиг. 1 приведена структурная схема устройства, на фиг. 2 — схема блока временной ошибки; на фиг. 3 схема блока анализа ошибки; на фиг ° 4, 5 — временные диаграммы работы устройства. 15

Устройство (фиг. 1) содержит блок 1 фиксации временной ошибки, блок 2 анализа ошибки, триггер 3 запроса, триггер 4 конца массива, триггер 5 отсечки повторного запроса, ZP элементы И 6, 7, элементы ИЛИ 8-10, элемент ИЛИ-НЕ 11, вход 12 "Запрос от канала" (ЗПРКАН), вход 13 "Условие конца массива" (УКМ), вход 14

"Считывание запросного слова" (СЧТ), 25 вход 15 "Сбой ключа защиты" (СБКЛ), вход 16 "Сбой программы" (СБПРГ), вход 17 "Сбой данных" (СБДАН), вход

18 "Сбой управления (СБУПР), вход 19

"Сопровождение информации" (СПРИ), вход30

20 "Временная метка" (BPM) — сигнал тактовой длительности, следующий через определенные промежутки времени, вход 21 импульсов синхронизации, 4ход 22 запуска блока временной ошиб- 3 ки, выход 23 "Временная ошибка" (BPM0N) выход 24 блока анализа ошибок, седьмой выход 25 блока анализа ошибок, выход 26 "Запрос в ОП" (ЗПРОП), выход 27 "Конец массива" (КИ) — сигнал, предназначенный для освобождения буфера каналов в блоке управления ОП.

Блок 1 фиксации временной. ошибки (фиг. 2) содержит счетчик 28, эле- 45 мент И-ИЛИ 29, элемент ИЛИ 30.

Блок 2 анализа ошибки (фиг.3) содержит регистр 31 ошибок, сдвиговый регистр 32, триггер 33 повторения, триггер 34 второго обращения, элемент И-ИЛИ 35, элементы И 36-40, элементы ИЛИ 41-43, выход 44 "Ошибка ключа защиты"(ОШКЛ), выход 45 "Ошибка программы (ОШПРГ), выход 46

"Ошибка данных" (ОШДАН), выход 47

"Ошибка управления" (ОШУПР), выход

48 "Конец цикла с ОП" (КЦОП).

Триггеры 3, 4 и 33 являются асинхронными, а триггеры 5, 34 и сдвиговый регистр 32 синхронизируются синхроимпульсами (СИНХР), изображенны- ми на фиг. 5, причем информация на выходе регистра 32 появляется по заднему фронту синхроимпульса, а триггеры 5 и 34 работают по переднему фронту.

Устройство формирует сигналы, обеспечивающие обмен информацией между ЭВМ и ОП. При выполнении записи в ОП по сигналу СЧТ из канала в блок управления ОП передается запросное слово ЭВМ, включающее адрес ОП, данные, ключ защиты, каркеры, признак записи, а по сигналу СПРИ из блока управления ОП в ЭВМ передается сбой, если он был. При выполнении чтения из ОП по сигналу СЧТ из ЭВМ в составе запросного слова передается адрес и ключ защиты, а по сигналу СИРИ в ЭВМ передаются данные и сбои, если они возникли.

Запросное слово формируется в

ЭВМ на .его регистрах. Запрос по входу 12 от ЭВМ на обращение в ОП поступает на вход элемента И 6.

Если в данный момент не обслуживается предыдущий запрос от ЭВМ, то триггер 5 отсечки повторного запроса сброшен и его нулевой выход разрешает через элемент И6 и элемент

ИЛИ 8 установить триггер 3 запроса.

Аналогично по сигналу 13 УКМ через элемент И 7 и элемент ИЛИ 9 устанавливается триггер 4 конца массива. После установки триггера 3 и (или) триггера 4 через элемент

ИЛИ 10 устанавливается триггер 5 отсечки повторного запроса, а в блоке управления ОП процессора началом обработки запроса является формирование сигнала 14 СЧТ, который сбрасывает триггеры 4 и 3.

Признаком окончания обращения ЭВМ в ОП является формирование сигнала

19 СПРИ, который поступает через элемент ИЛИ 41 на тактовый вход сдвигового регистра 32 и на вход синхронизации регистра 31 ошибок.

Для выполнения повторного обращения в ОП в случае зависания на второй вход элемента ИЛИ 41 подается сигнал 23 ВРМОШ, который формируется в блоке 1 следующим образом.

При отсутствии обращения ЭВИ в ОП единичное состояние с выхода 22 элемента ИЛИ-НЕ t1 передается через элемент ИЛИ 30 на управляющий вход счетПо сбоям СБКЛ и СБПРГ повторное обращение в ОП не организуется.

Формула

1. Устройство для сопряжения ЭВМ с оперативной памятью, содержащее триггер запроса, триггер конца массива, триггер отсечки повторного sanpoca, блок анализа ошибки, два элемента И, три элемента ИЛИ, причем первые входы первого и второго элементов И являются входами устройства для подключения соответственно к выходам запроса и условия конца массива ЭВМ, выход триггера запроса соединен с первым входом первого элемента ИЛИ и является выходом устройства для подключения к входу запроса оперативной памяти, выход триггера конца массива соединен с вторым входом первого элемента ИЛИ и является выходом устройства для подключения к входу конца массива оперативной памяти, о т л и ч а ю щ е е с я тем, что, с целью повышения надежности за счет обеспечения аппаратного повторения при сбойных ситуациях, в него введены блок фиксации временной ошибки и элемент ИЛИ-HE причем первый тактовый вход блока анализа ошибки является входом устройства для подключения к тактовому выходу оперативной памяти, первый, второй, третий и четвертый входы логического условия блока анализа ошибки являются входами устройства для подключения соответственно к первому, второму, третьему и четвертому выходам ошибок оперативной памяти, нулевой вход триггера запроса соединен с нулевым входом триггера конца массива и является входом устройства для подключения к выходу считывания запросного слова оперативной памяти, тактовый вход и синхровход блока фиксации временной ошибки являются входами устройства для подключения соответственно к тактовому выходу и синхровыходу

ЭВМ, первый, второй, третий и четвер тый выходы блока анализа ошибки являются выходами устройства для подключения соответственно к первому, второму, третьему и четвертому входам ошибки ЭВМ, пятый выход блока анализа ошибки является выходом устройства для подключения к входу конца цикла ЭВМ, при этом единичный вы1451706 чика 28, что соответствует сбросу.

При возникновении запроса в ОП вход

22 и, следовательно, управляющий вход счетчика 28 устанавливаются в нуле5 вое состояние, что соответствует режиму счета, причем в этом случае на счетный вход счетчика поступает временная метка 20.

Временная метка и выход счетчика подбираются таким образом, чтобы отсчитываемый временной. интервал бып больше времени обслуживания запроса в ОП от наименее приоритетной ЭВМ.

Причем на выходе счетчика получается сигнал ВРМОИ тактовой длительности, т.к. он через элемент ИЛИ 30 устанавливает на счетчике режим сброса и через элемент И-ИЛИ 29 пропускает на счетный вход следующий синхроим- 20 пульс.

Если во время обращения ЭВМ в ОП отсутствуют сбои СБДАН, СБУПР и

ВРМОИ, то на инверсном выходе элемента ИЛИ 43 — единичное состояние, ко- 25 торое разрешает формирование на элементе И-ИЛИ 35 сигнала 48 КЦОП, указывающего, что обращение в ОП .закон-. чено. В случае наличия одного из сбоев СБДАН, СБУПР, ВРМОИ, после пер- 30 вого обращения в ОП сигнал КЦОП на элементе И-ИЛИ 35 не формируется, что запрещает прохождение в ЭВМ через элементы И 39, 40 полученных сбоев. В этом случае по условию ошиб35 ки с выхода элемента ИЛИ 43 и по сигналу с первого выхода сдвигового регистра 32 устанавливается триггер 33 повторения.

По второму выходу сдвигового ре- 40 гистра 32 через элемент И 38 на выходе 25 блока 2 анализа ошибки формируется повторный запрос, который через элементы ИЛИ 8 и 9 устанавливает триггер 3 запроса и триггер 4 конца массива. По третьему выходу сдвигового регистра 32 устанавливается триггер 34 второго обращения.

При повторном обращении в ОП разрешается формирование сигнала КЦОП

50 на элементе И-ИЛИ 35 сигналом с триггера 34 второго обращения независимо от возникающих сбоев. Если на вход регистра 31 вновь поступают сбои, то они передаются в ЭВМ через элементы И 39, 40. Если сбои не поступают, то по сигналу СПРИ через элемент ИЛИ 41 в регистре 31 ошибок устанавливается нулевой код. изобретения ход триггера отсечки повторного запроса соединен с первым входом элемента ИЛИ-НЕ, выход которого соединен с входом запуска блока фиксации временной ошибки, выход которого соединен с вторым тактовым входом блока анализа ошибки, шестой выход которого соединен с нулевым входом триггера отсечки повторного запроса, нулевой выход которого соединен с вторыми входами первого и второго элементов И, выходы которых соединены соответственно с первыми входами второго и третьего элементов ИЛИ, выходы которых соединены соответственно с единичными входами триггера запроса и триггера конца массива, сецьмой выход блока анализа ошибки соединен с вторыми входами второго и третьего элементов ИЛИ, выход первого элемента ИЛИ соеди åí с единичным входом триггера отсечки повторного запроса и с вторым входом элемента

ИЛИ-НЕ.

2. Устроиство по и. 1р о т л и ч а ю щ е е с я тем, что блок анализа ошибки содержит сдвиговый регистр, регистр ошибок, триггер повтора, триггер второго обращения, пять элементов И, три элемента ИЛИ, элемент

И-ИЛИ, причем первый вход первого элемента. ИИ является первым тактовым входом блока, второй вход первого элемента ИЛИ соединен с первым входом второго элемента ИЛИ и является вторым тактовым входом блока, первый, второй, третий информационные входы регистра ошибок и второй вход второго элемента ИЛИ являются соответственно первым, вторым, третьим и четвертым входами логического условия блока, первый, второй выходы регистра ошибок. выходы первого, второго элементов И являются соответственно первым, вторым, третьим, четвертым выходами блока, выход элемента И-KIH соединен с первыми входами первого, второго элементов И, с нулевым входом триггера повторения и является пятым выходом блока, первый выход сдвигового регистра соединен с первым входом третьего элемента И и является шестым выходом

Л . Устроиство по п. 1, о т л ич а ющ е е с я тем, что блок фик4о сации временной ошибки содержит счетчик, элемент И-ИЛИ, элемент ИЛИ, причем первый вход элемента И-ИЛИ является синхровходом блока, второй и третий входы элемента И-ИЛИ являются

45 тактовым входом блока, первый вход элемента ИЛИ является входом запуска блока, выход переполнения счетчика соединен с вторым входом элемента

ИЛИ и является выходом блока, при

50 этом в блоке временной ошибки выход элемента ИЛИ соединен с установочным входом счетчика и с четвертым входом элемента И-ИЛИ, выход которого соедиНеН со счетным входом счетчика.

51706 6 блока, выход четвертого элемента И является седьмым выходом блока, при . этом в блоке анализа ошибки выход

5 второго элемента KIH соединен с четвертым информационным входом регистра ошибок, синхровход которого соединен с выходом первого элемента ИЛИ и с тактовым входом сдвигового регистра, второй выход которого соединен с первым входом четвертого элемента И, с первым и вторым входами элемента И-ИЛИ, третий вход которого соединен с инверсным выходом третьего элемента ИЛИ, первый вход которого соединен с вторым входом первого элемента И и с третьим выходом регистра ошибок, четвертый выход которого соединен с вторым входом второго элемента И и с вторым входом третьего элемента ИЛИ, прямой выход которого соединен с вторым входом третьего элемента И, выход которого соединен с единичным входом триггера повторе25 ния, единичный выход которого соединен с вторым входом четвертого элемента И, второй вход которого соединен с третьим выходом сдвигового регистра, нулевой выход триггера повто б.рения H выход пятого элемента И соединены соответственно с нулевым и единичным входами триггера второго обращения, единичный и нулевой выходы которого соединены соответственно с

35 четвертым входом элемента И-ИЛИ и с третьим входом третьего элемента И.

145170б

1451706

Ц,КОП 22

СЮ/ХР 21

8РР1 Л7

Вых gg арык/Ю/50

8Peou О

СФНО

ЫР/ ЯФ 12

ЪЛРУп Яб

Р7

Рык. 7l5

Яых. J7H g/ 9Т 1ф спи r3

ГГУ Р ig (2

Рь х

РГ32

;„„.,Д

8 ix. T/ 33

Ë5

Au . Т/34/ L(0/7фф ошцлс у

Составитель С. Пестмал

Редактор И. Рыбченко Техред А.Кравчук Корректор Л. Патай

Заказ 7082/48 Тираж 667 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, r Ужгород, ул. Проектная,