Аналоговое запоминающее устройство

Аналоговое запоминающее устройство

Иллюстрации

Показать все

Реферат

 

Изобретение относится к технике аналоговых запоминающих устройств и может быть использовано в качестве схемы выборки-хранения в устройствах сбора данных для микропроцессорных систем. Целью изобретения является повышение точности устройства. Поставленная цель осуществляется путем уменьшения и стабилизации погрешности коммутации, для чего к затвору полевого транзистора 2 подключается токовый инвертор 4, стабильный ток которого обеспечивает постоянное падение напряжения на токозадакхцем элементе 8, включенном между затвором и истоком полевого транзистора. Это обеспечивает стабильность и независимость коммутационной ошибки от величины входного напряжения. Устройство содержит операционный усилитель , первый ключевой элемент 2 на полевом транзисторе с р-п - переходом , элемент 3 памяти на конденсаторе , токовый инвертор 4, второй ключевой , элемент 7, токозадакщие элементы 8, 9 на резисторах. 1 ил. (О (Л С

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК

ÄÄSUÄÄ 1451778 А1 (51)4 С 11 С 27/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Г :-F

Н ABTOPCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР (21 ) 4264616/24-24 (22) 17.06.87 (46) 15. 01. 89. Бюл. Ф 2 (71) Куйбышевский политехнический институт им. В.В. Куйбышева (72) С.М, Крылов и Е.А. Сафронов (53) 681.327.66(088.8) (56) Хоровиц П. и др. Искусство схемотехники, т. 1.M. Мир, 1983,с.397.

Алексеенко А.Г. и др. Применение прецизионных аналоговых микросхем.

M. Радио и связь, 1985, с. 165, р.5.9б, (54) АНАПОГОВОЕ ЗАПОМИНАЮЩЕВ УСТРОЙСТВО (57) Изобретение относится к технике аналоговых эапоминакицих устройств и может быть использовано в качестве схемы выборки-хранения в устройствах сбора данных для микропроцессорных систем. Целью изобретения является повышение точности устройства. Поставленная цель осуществляется путем уменьшения и стабилизации погрешности коммутации, для чего к затвору полевого транзистора 2 подключается токовый инвертор 4, стабипьный ток которого обеспечивает постоянное падение напряжения на токозадакицем элементе 8, включенном между затвором и истоком полевого транзистора.

Это обеспечивает стабильность и независимость коммутационной ошибки от величины входного напряжения, Устройство содержит операционный усилитель, первый ключевой элемент 2 на полевом транзисторе с р-n — переходом, элемент 3 памяти на конденсаторе, токовый инвертор 4, второй ключевой элемент 7, токозадакицие элементы 8, 9 на резисторах. 1 ил.

1451778

Изобретение относится к технике аналоговых запоминающих устройств и может быть использовано в качестве схемы выборки-хранения в устройствах

5 сбора данных для микропроцессорных систем, Цель изобретения — повышение точности. устройства.

На чертеже представлена принципи- 10 альная схема устройства.

Устройство содержит операционный усилитель 1, первый ключевой элемент

2 на транзисторе, выполненном и-канальным с p — п-переходом, элемент 3 памяти на конденсаторе, токовый отражатель 4, выполненный на двух биполярных транзисторах 5 и 6, может быть выполнен на транзисторе, второй ключевой элемент 7, первьгй и второй то- 2О козадающие элементы 8 и 9 на резисторах., Отражатель 4 может быть построен на любой элементной базе (полевых транзисторах, специальных усилителях ?5 и т.д.). При использовании в качестве элемента 2 р-канального ПТ с р — n-переходом следует в отражателе 4 использовать транзистор р - n — р и изменить полярность шин питания устройства. В качестве элемента 2 можно использовать ПТ с изолированным затвором.

Устройство работает следующим образом.

В режиме выборки присутствует сигнал UgÄ a истоке транзистора 2. При разомкнутом элементе 7 ток I через токозадающий элемент 9 отсутствует, соответственно ток I 1 на первом Вы 4О ходе отражателя 4 равен нулю. Потенциал затвора транзистора 2 равен потенциалу истока, транзистор 2 открыт, обеспечивая заряд элемента 3 до напряжения U gy В режиме хранения при 45 замыкании элемента 7 через элемент 8 протекает ток Iq. В случае идентично.сти транзистора 5 и б, которую легко обеспечить при изготовлении схемы токового отражателя 4 по интегральной

5О технологии, ток I g вызывает B коллекторе транзистора 5 ток I = Ig который не зависит от напряжения входного сигнала U g . Ток I „ представляет собой ток, текущий через элемент 8.

Величина элемента 8 (R,) выбирается

55 таким образом, чтобы I, R,vU где

U — напряжение отсечки гранзистора 2. В результате потенциал затвора. транзистора 2 становится меньше потенциала истока на величину падения напряжения на элементе 8, транзистор

2 закрывается, Величина падения напряжения на элементе 8 является величиной постоянной, поскольку определяется стабильным током Т, =I 2

Имеющую место в устройстве. стабильную и небольшую по величине коммутационную ошибку (постоянную аддитивную .систематическую погрешность) легко можно компенсировать соответствующей регулировкой напряжения смещения нуля операционного усилителя 1.

Предлагаемое устройство имеет повышенную температурную стабильность цепи управления за счет применения токового отражателя 4, в котором коллектор и база транзистора 6 соединены вместе, так как эмиттерный р — ппереход данного транзистора выполняет роль термостабилизирующего полупроводникового диода.

Формула изобретения

Аналоговое запоминающее устройство, содержащее операционный усилитель, первый и второй ключевые элементы на транзисторах, элемент Памяти на конденсаторе, стабилизирующий эле мент, первый токозадающий элемент на резисторе, первый вывод которого подключен к затвору транзистора первого ключевого элемента, исток которого является информационным входом устройства, а сток подключен к неинвертирующему входу операционного усилителя и первой обкладке конденсатора элемента памяти,. вторая обкладка которого подключена к шине нулевого потенциала устройства, инвертирующий вход операционного усилителя подключен к его выходу и является информационным выходом устройства, о т л и ч а ю щ е е с я тем, что, с целью повышения точности,в него введены второй токозадающий элемент, а стабилизирующий элемент выполнен в виде токового отражателя, вход которого подключен к первому выводу резистора второго токозадающего элемента, второй вывод которого подключен к выходу второго ключевого элемента, вход которого подключен к первой шине питания устройства, первый выход токового отражателя подключен к второй шине питания устройства, а второй выход подключен к первому

3 1451778

4 выводу резистора первого токозадаю- подключен к информационному входу щего элемента, второй вывод которого устройства.

Составитель А. Ершова

Техред Л.Олийнык Корректор Л. Патай

Редактор Е. Копча

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4

Заказ 7086/51 Тираж 558 Подпис ное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГЕНТ СССР

113035, Москва, Ж-35, Раушская наб, д. 4/5