Аналого-цифровой преобразователь

Аналого-цифровой преобразователь

Иллюстрации

Показать все

Реферат

 

Изобретение относится к информационно-измерительной и вычислительной технике и может быть использовано в системах автоматического контроля и управления технологическими процессами . Изобретение позволяет повысить точность преобразования путем адаптации. Это достигается тем, что в аналого-цифровой преобразователь, содержащий элемент сравнения, тактовый генератор, элемент И, регистр сдвига, триггеры, элементы И, введены элементы сравнения, делители частоты , вентильные элементы, источник постоянных напряжений, ключи, счетчик , элементы задержки, блок вычитания , аналоговые сумматоры, сумматор, «нвертор, элементы ИЛИ. 3 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК

Д11 4 Н 03 М !/18

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н АВТОРСКОМ,Ф СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР (21 ) 4197925/24-24 (22) 25.12.86 (46) 15.01.89. Бнц . М 2 (72) E.È.Бороденко, В.А.Дударев, А.В.Кузнецов, Д.А.Гиренко и Б.И.Нагорнов (53) 681.325(088.8) (56) Быхтияров Г.Д. Аналого-цифровые преобразователи. М.: Сов. радио, 1980, с. 30, рис. 2.2.

Гитис Э.И. Преобразователи информации для электронных цифровых вычислительных устройств. М.: Энергия,.

1975, с. 298, рис. 7-701.

„.SUÄÄ 1451857 А1 (54 ) АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ (57) Изобретение относится к информа. ционно-измерительной и вычислительной технике и может быть использовано в системах автоматического контроля и управления технологическими процессами. Изобретение позволяет повысить точность преобразования путем адаптации. Это достигается тем, что в аналого-цифровой преобразователь, содержащий элемент сравнения, тактовый генератор, элемент И, регистр сдвига, триггеры, элементы И, введены элементы сравнения, делители частоты, вентильные элементы, источник постоянных напряжений, клнжи, счетчик, элементы задержки, блок вычитания, аналоговые сумматоры, сумматор, нвертор, элементы ИЛИ. 3 ил.

1451857

Изобретение относится к информационно-измерительной и вычислительной технике и может быть использовано в системах автоматического контроля и управления технологическими процессами.

Целью изобретения является повышение точности преобразования путем адаптации. 10

На фиг. 1 приведена функциональная схема преобразователя; на фиг,2 показано аналого-цифровое преобразование входного сигнала.

Аналого-цифровой преобразователь 15 содержит шину 1 установки в "0", элемент ИЛИ 2, триггер 3, ключ 4, эле« мент ИЛИ 5, аналоговый сумматор 6, элемент 7 сравнения, элемент И 8, ключи 9, 10 элемент ИЛИ 11, триггер 20

12, элемент 13 задержки, блок 14 вычитания, вентильные элементы 15, 16, инвертор 17, элемент ИЛИ 18, элемент

ИЛИ 19, аналоговый сумматор 20, элемент 21 сравнения, элемент И 22, ключ25

23, элемент ИЛИ 24, элемент 25 сравнения, источник 26 постоянных напряжений, элемент 27 сравнения, элемент

И 28, элемент И 29, элемент 30 задержки, элемент 31 задержки, элемент И 30

32, элемент И 33, элемент 34 сравнения, элемент 35 сравнения, элемент

ИЛИ 36, триггер 37, элемент И 38, триггер 39, элемент HE 40, элемент

НЕ 41, элемент И 42, тактовый генератор 43, элемент И 44, элемент И

45, делитель 46 частоты, входную шину 47, элемент И 48, элемент И 49, элемент И 50, регистр 51 сдвига, сумматор 52; выходные шины 53, 54, эле- 40 мент И 55, делитель 56 частоты, элемент ИЛИ 57, элемент И 58, счетчик

59, элемент ИЛИ 60, входную шину 61, элемент ИЛИ 62, элемент ИЛИ 63, элемент И 64. 45

Преобразователь работает следуюшим образом.

Б момент времени t на шину 1 подается единичный импульс, который устанавливает триггеры 3, 12, 37, gg

39, аналоговые сумматоры 6, 20, делители 46, 56, регистр 51 и сумматор

52 в нулевое состояние, а счетчик

59 — в единичное.

На втором выходе источника 26 постоянных напряжений установлено напряжение, равное по величине -UA/2, на первом — Ll>/2, на четвертом — JJ, а на третьем — 1,5 Ug,, где UA — шаг дискретизации по напряжению. Преобразователь готов к преобразованию г сигнала в цифровой код.

В момент времени t. на входную шину 47 поступает сигнал произвольной формы (фиг. 2), который подается на первые входы элементов 27, 34, 35 сравнения и блока 14 вычитания, на второй вход которого подается этот же сигнал, но задержанный элементам

13 на время С, где с — интервал дискретизации.

На второи вход элемента 34 поступает напряжение, равное U>/2, с первого выхода источника 26, а с его второго вьгхода на второй вход элемента 35 поступает напряжение, равное

-U /2. Когда величина напряжения преобразуемого сигнала Пщ„ по абсолютной величине станет больше U>/2, т.е. (11 „(UA/2, то на выходе элементов

34, 35 появится напряжение логической единицы в зависимости от того, положительно оно или отрицательно. Напряжение логической единицы через элемент 36 переводит триггер 37 в единичное состояние.

Напряжение логической единицы с инверсного выхода триггера 37 поступает на вторые входы элементов 32, 44, разрешая прохождение информации, поступающей на их первые входы, на их выходы-.

Тактовые импульсы с выхода тактового генератора 43 через" элемент

44 поступают на первые входы элементов 38, 45.

Первый тактовый импульс, поступивший на первый вход элемента 38, поступает на его выход, так как на его втором входе присутствует напряжение логической единицы с прямого выхода триггера 39, и переводит триггер 39 в единичное состояние. Импульс с выхода элемента 38 также через элементы 33 и 32 поступает соответственно на второй и первый входы элементов

29, 28, В зависимости от того, какое из напряжений, поступающих в этот момент времени на первый и второй входы элемента 27, больше, т,е. как изменяется форма преобразуемого сигнала, на первом или втором его. выходе будет присутствовать напряжение логической единицы, которое поступает на первый или второй вход элементов 29 и 28 соответственно, Па выходе эле1451857 мента 29 или 28 появляется тактовый импульс, который поступает на первые входы ключа 4 или 10 соответственно, открывая соответствующий иэ ни, и переводит триггер 3 или 12 в единичное состояние.

Напряжение с выхода блока 14 поступает на входы элементов 15, 16, Если напряжение положительное, то оно через элемент 15 (элемент 16

его не пропускает) поступает на второй вход элемента 18 и далее на его выход, а если отрицательное, то через элемент 16 (через элемент 15 не проходит) оно поступает на первый вход элемента 18 и далее на его выход, предварительно инвертируясь инвертором 17.

Таким образом, на выходе элемента 1 8 будет положительное напряжение, равное J., (t)=/Н Ä(t)-Н „(1-<.д)1, где Н „ - входное напряжение; JJ (t-

— -д) — входное напряжение, задержанное на интервал дискретизации .

Напряжение !J„(t) поступает на вторые входы ключей 4 и 3. За время, равное длительности тактового импульса, мгновенное значение напряжения, поступившего на вторые входы ключа

4 или 10 в данный момент времени, поступает на выход соответственно ключа 4 или 10 и далее, поступая соответственно на первый или второй суммирующий вход аналогового сумматора 20 или 6, записывается в него.

11ервый тактовый импульс также поступает через элемент 63 на входы элементов 30, 31.

Задержанный импульс с выхода элемента 31 появляется через время 1/ЗТ,„ с момента его поступления на вход, так как время задержки элемента 31 равно 1/ЗТ,„, где T период следования тактовых импульсов и поступает на элементы 48, 49, 50, разрешая формирование первой триады в регистре 51 и числового значения последовательности преобразуемого сигнала на выходе сумматора 52.

Состояния выходов элементов 25, 7, 2 записываются соответственно в первый, второй и третий разряды регистра 51, а состояния элементов 7 и 21 поступают соответственно на суммирующий и вычитающий входы сумматора

52, изменяя соответственно его состояние.

Е с ли Н6 = / 1- gy (t -!. g y(t — с. p )! ) 1 д / 2 ыл и

Uþ,=!Н „(t)-Б „(С-сд)/ y114/2, то соответственно во второй или третий разряд первой триады в регистр 51 записывается !,. в противном случае

"0"

Если 1Jq, ъ1,501, или 1! „ 1,5Нд, то на выходе элемента 25 — напряжение !

О логического нуля и в первый разряд первой триады, первый разряд регист— ра 51 соответственно, записывается

"0", в противном случае — "1", Если 1!4, ) Up,/2, то к содержимому сумматора 52 прибавляется единица, так как на его суммирующий вход поступает напряжение логической единицы.

Если U«,)1!д/2, то из содержимого

20 сумматора 52 вычитается единица, так как на его вычитающий вход поступает напряжение логической единицы, Содержимое сумматора 52 поступает с его выхода на выходную птину 54.

Импульс с выхода элемента 30, задержанный на время 2/ЗТ с момента ги его поступления на вход, так как время задержки элемента 30 равно 2/ЗТщ, 30 где Т, период следования тактовых импульсов тактового генератора 43, поступает на первые входы элементов

8 и 2?. В зависимости от того, какой из триггеров (3 или 12) находится в единичном состоянии, на выходах элемента 8 или 22 появляется единичный импульс.

Единичный импульс с выхода элемента 8 или 22 соответственно посту40 пает на вторые входы ключа 9 или 23 соответственно и через соответствующий из них напряжение поступает на вычитающий выход аналоговых сумматоров 6 или 20 и вычитается из содержи45 мого соответствующего сумматора.

Напряжение на выходе соответствующего аналогового сумматора 6 или 20 станет равным U = !11,„(t)-U „(t — с )/ -1!д или Ы = ) !.! „(1 ) -U,„(t- д) -U .

Второй тактовый импульс с выхода элемента 44 поступает на первые входы элементов 39 и 45. На втором входе элемента 38 присутствует напряжение логического нуля с прямого выхода триггера 39, а на втором входе элемента 45 — напряжение логической единицы с его же инверсного выхода, поэтому он проходит на выход только элемента 45.

1451857

Ф

20

Тактовый импульс с выхода элемента И 45 поступает на счетный вход делителя 46 и на элементы 55, 58.

Так как состояние счетчика 59 единичное, то на выходе элемента 57 присутствует напряжение логической единицы, которое поступает на второй вход элемента 55,разрешая прохождение тактового импульса на его выход, с которого тактовый импульс поступает на счетный вход делителя 56, сдви гающий вход регистра 51, сдвигая информацию в нем на один разряд, и на выходную шину 61, На выходной шине

53 появляется первый разряд первой триады, а на выходной шине 61 — тактовый импульс, соответствующий первому разряду первой триады.

Если на выходе элемента 25 присутствует напряжение логической единицы, т.е. напряжение на первом его входе меньше 1,5U> то тактовый импульс проходит через элемент 58 на счетный вход счетчика 59, вычитая из

его содержимого единицу.

Третий тактовый импульс с выхода элемента 44, пройдя через элемент

45, поступает на счетный вход делителя 46 и на элементы 55, 58.

Напряжение логической едийицы с выхода элемента 57 поступает на элементы 55, 58. С выхода элемента 55 тактовый импульс поступает на вход делителя 56, на сдвигающий вход регистра 51, сдвигая информацию в нем на один разряд, и на выходную шину 61, На выходной шине 53 будет второй разряд первой триады, а на выходной шине 61 — второй тактовый импульс, соответствующий второму разряду первой триады.

Третий тактовый импульс поступает через элемент 58 на счетный вход счетчика 59, вычитая из его содержимого единицу, т.е, его содержимое станет равным единице.

Четвертый тактовый импульс с выхода элемента 44 через элемент И 45 поступает на счетный вход делителя

46 и на элементы 55, 58. Так как в счетчике 59 записана единица, то на его первом выходе присутствует напряжение логической единицы, которое поступает на выход элемента 57, на выходе элемента 55 появляется импульс, который пос.тупает на счетный вход делителя 56, на сдвигающий вход

55 регистра 51, сдвигая информацию в нем на один разряд, и на выходную шину 61, На выходной нине 53 появляется третий разряд первой триады, а на выходной шине 61 — тактовый импульс, соответствующий третьему разряду триады.

Так как делитель 56 имеет коэффициент деления три, то на его выходе появляется единичный импульс, котбрый поступает на первый вход элемента И 64. Если П zU /2 и U< c13 /2, то на выходе элемента 62 — напряжение логического нуля, которое поступает на второй вход элемента И 64, и импульс, поступивший на первый еговход, не проходит на выход.

Если 11 ) U1p/2 или U«>U> /2, то импульс проходит на выход элемента

64, так как на втором его входе присутствует напряжение логической единицы. Но в этом случае U< =)11 „(1)-т1 (- сд)! >1р511д или Цю — (13 (С)-U „(t,— Z)/ o1,5, и при прохождении предыдущих трех импульсов на выход элемента 58 они не проходят, так как на его третьем входе присутствует напряжение логического нуля, и содержимое счетчика 59 остается неизменным, т,е. находится в единичном состоянии, С выхода элемента 64 единичный импульс поступает на входы элементов

30, 31.

С выхода элемента 31 задержанный импульс поступает на элементы 48, 49, 50 через время 1/ЗТ „с момента поступления его на вход.

В соответствующие разряды регистра

51 записываются состояния элементов

7, 21, 35. Так будет сформирована вторая триада преобразования сигнала в регистре 51.

Если содержимое аналогового сумматора 6 или 20 больше напряжения Up/2, то на выходе соответственно элемента

7 или 21 — напряжение логической единицы, а если оно больше 1,5U*, то на выходе элемента 25 присутствует напряжение логического нуля, в противном случае на выходах элементов 7 и

21 — напряжение логического нуля, а на выходе элемента 25 — логической единицы.

Состояние выхода элемента 49 поступает на суммирующий вход суммато1451857 ра 52, а состояние выхода элемента

50 — на вычитающий вход сумматора 52.

Если на выходе элемента 49 или

50 напряжение логической единицы, то состояние сумматора 52 изменяется.

Через время 2/ЗТ ина выходе элемента 30 появляется задержанный на время 2/ЗТ ц импульс, который поступает на первые входы элементов 8 и 22, на 10 вторые входы которых поступает напряжение с инверсных выходов триггеров 3 и 12 соответственно. В зависимости от того, какой из них находится в единичном состоянии, напряжение 15 логической единицы с его инверсного выхода пропускает задержанный импульс, поступивший на первый вход соответственно элемента 8 или 22, на его выход. Этот импульс открывает 20 соответственно ключ 9 или 23, на вычитающий вход соответствующего аналогового сумматора 6 или 20 поступает напряжение, равное Up которое вычитается из содержимого соответствующего аналогового сумматора 6 или 20.

Следующий тактовый импульс с выхода элемента 44, пройдя через элемент 45, поступает на счетный вход делителя 46 и на элементы 55, 58, Fc- Э0 ли на выходе элемента 57 — напряжение логического нуля, то тактовый

;импульс не проходит на выходы элементов 55, 58, Если на выходе элемента 25 было 35 напряжение логического нуля, т.е. напряжение на его первом входе больme 1,5(JA до поступления второго импульса с выхода элемента 44, то состояние счетчика 59 остается единич- 40 ным, так как на первом входе элемен. та 58 присутствовало напряжение логического нуля и импульсы на его выход не проходили.

В этом случае преобразователь ра- 45 ботает по описанному выше алгоритму, только через элемент 58 не будут про" ходить тактовые импульсы на счетный вход счетчика 59. Когда на выходе элемента 25 появится напряжение ло- 50 гической единицы после очередного вычитания из содержимого аналогового сумматора 6 или 20 напряжения, равного UA то следующие три тактовых импульса, пройдя через элемент 58 на 55 смежный вход счетчика 59, установят его в нулевое состояние.

Когда на выходе :делителя 46 появится единичный импульс, это будет свидетельствовать о второй точке дискретизации, так как д — — и, T где п — коэф циент деления делителя 46, Т,„ - период следования тактовых импульсов. Этот импульс через элементы

33 и 32 поступит на элементы 28 и 29, В зависимости от того, на каком выходе элемента 27 присутствует напряжение логической единицы, единичный импульс пройдет. через элемент

28 или 29 на его выход. Этот единичный импульс установит (или оставит в единичном состояник) триггер 3 или !2 и переведет (или оставит в нулевом состоянии) триггер 12 или 3.

Единичный импульс отктроет также на время его длительности ключ 4 или

10. К содержимому аналогового сумматора 6 или 20 соответственно суммируется мгновенное значение разности напряжений в моменты времени,. соответствующие второи и первой точкам дискретизации, т.е. U, =Т/ТТ „(1+ )-U,„(t)/ .

Если до того.в первой точке дискретизации U,„„(1)-V,„(С-x.>) 0, а во второй точке дискретизации U (t+cp,)8х

-Usx(t) (О, то в аналоговом сумматоре 20 будет напряжение, по величине равное Um>= /Usx(t+

Если U>„(t)-ТТ „(t-cA) с О, а,Т „(С+

+oA) > 0, то в аналоговом сумматоре 6 будет напряжение, по величине равное ТТ = /!Т „(1+ с,, )-ТТ „(1)/ °

Если ТТ (1) U „(t А) ро U,(t+ A)

â€,Т!,„(t) ) О, то в аналоговом сумматоре

6 будет напряжение, по величине равное ТТ =ТТТ „(1+с )-U„(t)+JJ,/, а если

IJ „(t) — J „(t- д)с 0 и 1Т (t+ c.A) U+„(t)( (О, то в аналоговом сумматоре 20 будет напряжение, по величине равное

t I

1! 4 = /U „(t+(.A) 1Твх()+1Тм, /, где Ug, =/ТТ6 -К ТТд/, -1!д/2(ТТ с ИА!2; U >

=/ТД -k.UA(, -U /2(U,, с U4/2, где

k — число уровней дискретизации по амплитуде на интервале дискретизации по времени.

Если U< pU /2 или Uzo>UA/2, то на выходе элемента 7 или 21 соответственно — напряжение логической единицы, в противном случае — напряжение логического нуля.

Если U4 1,5UA или Ugo )1 5Uä, то б1 на выходе элемента 25 — напряжение логического нуля, в противном случаенапряжение логической единицы.

Единичный импульс с выхода делителя 46 через элемент 60 также посту1451857

5

10 пает на установочный вход. счетчика.

59, устанавливая его в единичное состояние, и через элемент 63 — на входы элементов 30 и 31. Единичный импульс, задержанный элементом 31, поступает на элементы 48, 49 и 50. В зависимости от состояния выходов элементов 7, 21, 25 в регистре 51 будет сформирована следующая триада.

Состояния выходов элементов 49, 50 поступают соответственно на суммирующий и вычитающий входы сумматора 52. В зависимости от поступающих на них напряжений изменяется состояние сумматора 52. Содержимое сумматора 52 поступает на выходную шину 54.

Задержанный импульс с выхода элемента 30 поступает на элементы 8 и

22. При наличии на первом входе элемента 8 или 22 напряжения логической единицы на выходе его появляется задержанный импульс, из содержимого аналогового сумматора 6 или 20 соот- ветственно вычитается напряжение, равное 13 .

Следующий тактовый импульс тактового генератора 43 через элементы 44, 45 поступает на счетный вход делителя 46 и на элементы 55, 58.

Если на выходе элемента 25 сравнения напряжение логическоro нуля, т.е.

Пбг<1>5UA Н Цгог<1 5vp,, то импульс проходит, если же 11 1,5U+ или U< р

)1,5U, то на выход элемента 58 этот импульс не проходит, так как на первом его входе напряжение логического нуля, и состояние счетчика 59 остается без изменения. Через элемент 55 импульс поступает на счетный вход делителя 56, сдвигающий вход регистра 51, сдвигая его содержимое на один разряд (при этом на.выходной шине .53 появляется содержимое первого разряда считываемой триады),и на выходную шину 61, свидетельствуя о том, что на выходную шину 53 выдан первый разряд триады.

Второй и третий импульсы совершают те же действия, что и предыдущий.

Отличие только в том, что после третьего импульса на выходе делителя

56 появится единичный импульс, который поступит на входы элементов 30, 51, если на втором входе элемента 64 напряжение логической единицы.

Задержанный импульс на выходе элемента 31 появится через время,. равное

1/ЗТ,„, поступит на элементы 48,49, 50, разрешая перепись состояния выходов элементов 7, 21 и 25 соответственно в первый, второй и третий разряды регистра 51. В регистре 51 будет сформирована очередная триада.

Выходное напряжение логического нуля или единицы с выходов элементов

49, 50 подается соответственно на суммирующий или вычитающий вход сумматора 52.

Содержимое сумматора 52 увеличивается или уменьшается на единицу в зависимости от того, на какой его вход поступило напряжение логической единицы. Содержимое сумматора 52 поступает на выходную шину 54.

Импульс с выхода второго элемента

30, задержанный на время 2/ЗТ-,„, поступает на элементы 8, 22. В зависимости от того, какой из триггеров (3 или 12) находится в единичном состоянии, напряжение логической единицы с инверсного выхода одного из них пропускает единичный задержанный импульс на выход элемента 8 или

22 соответственно, при этом открывается на время длительности импульса ключ 9 или 23 соответственно. Напряжение, равное U> с выхода соответствующего ключа 9 или 23 поступает на вычитающий вход соответственно аналогового сумматора 6 или 20. Содержимое сумматора 6 или 20 уменьшится на Up и станет равным 11 г

=/11 „(1+с -v,„„(t )/ -UZ или соответственно

Пгд = /11щ(Ь+сд)-Uqq(t)/ -Up. Если Б6 )

01,5, или Пг...>1,5U, то на выходе элемента 25 - напряжение логического нуля и преобразователь будет работать по описанному алгоритму до тех пор, пока не выполнится неравенство П

= / Uq (t+

14с = /VL (t+ ф,)-"в„(t)/ -1 U> < 5 4 где k=1 i.Ïðè выполнении этих неравенств на выходе элемента 25 появляется напряжение логической единицы, которое поступает на первый вход элемента 58, разрешая тем самым прохождение на его выход импульсов, поступающих на его второй вход, После этого три импульса поступают на вычитающий вход счетчика 59 и его состояние становится нулевым. Напряжение логического нуля с его выходов, пройдя через элемент 57,. запрещает прохождение импульсов через элементы 55, 58, а единичный импульс с выхода де1451857!

2 лителя 36 частоты разрешает формирование последней триады на второй точке дискретизации, вычитание из содержимого первого 6 или второго 20 анало5 гового сумматора величины U и окончательно формирует состояние сумматора 52, соответствующее значению амплитуды напряжения на второй точке дискретизации. 10

Формула изобретения

Аналого-цифровой преобразователь, содержащий первый элемент сравнения, !5 первый вход которого является входной шиной, тактовый генератор, выход которого соединен с первым входом первого элемента И, регистр сдвига, четыре триггера, четырнадцать элемен- 2р тов И, отличающийся тем, что, с целью повышения точности, в него введены пять элементов сравнения, два делителя частоты, два вентильных элемента, источник постоянных 25 напряжений, четыре ключа, счетчик импульсов, три элемента задержки, блок вычитания, два аналоговых сумматора, сумматор, инвертор, два элемента НЕ, двенадцать элементов ИЛИ, пер- 30 вые входы первого, второго, третьего четвертого и пятого элементов ИЛИ, входы установки в "0" первого и второго триггеров, первого и второго делителей частоты, регистра сдвига и сумматора объединены и являются шиной установки нуля, выход первого элемента ИЛИ соединен с входом установки в "0" третьего триггера, второй вход первого элемента ИЛИ объеди- 40 нен с вторым входом второго элемента

ИЛИ и соединен с выходом второго элемента И, третий вход первого элемента

ИЛИ объединен с входом установки в

1 четвертого триггера, с первым 45 входом первого ключа, с вторым входом третьего элемента ИЛИ и соединены с выходом третьего элемента И, первый вход которого объединен с входом первого элемента НЕ и соединен с первым выходом второго элемента сравнения, второй вход третьего элемента И объединен с первыми входами второго и четвертого элементов И и соединен с выходом пятого элемента И, первый вход которого соединен с выходом mecтого элемента ИЛИ, второй вход объединен с вторым входом первого элемента И и соединен с инверсным выходом второго триггера, вход установки в

"1" которого соединен с выходом седь. мого элемента ИЛИ, первый и второй входы которого соединены соответственно с выходами первого и третьего элементов сравнения,. первый вход последнего иэ которых объединен с первыми входами первого и второго элементов сравнения, входом первого элемента задержки и первым входом блока вычитания, второй вход третьего элемента сравнения объединен с первыми входами четвертого и пятого элеменО тов сравнения и соединен с первым выхоДом источника постоянных напряжений, второй выход которого соединен с вторым входом первого элемента сравнения, третий выход соединен с первым входом шестого элемента сравнения, четвертый выход соединен с первыми входами второго и третьего ключей, второй вход второго ключа соединен с выходом шестого элемента

И, выход второго ключа. соединен с вычитающим входом первого аналогового сумматора, суммирующий вход которого соединен с выходом четвертого ключа, а вход установки в нулевое состояние соединен с выходом третьего элемента ИЛИ, выход первого аналогового сумматора соединен с вторым входом четвертого элемента сравнения и первым входом восьмого элемента ИЛИ, второй вход которого объединен с вторым входом пятого элемента сравнения и соединен с выходом второго аналогового сумматора, выход восьмого элемента ИЛИ соединен с вторым входом шестого элемента сравнения, выход которого соединен с первыми входами седьмого и восьмого элементов И, второй вход седьмого элемента И объединен с первыми входами девятого и десятого элементов И и соединен с выходом второго элемента задержки, второй вход девятого элемента И объединен с первым входом девятого элемента ИЛИ и соединен с выходом четвертого элемента сравнения, второй вход десятого элемента И объединен с вторым входом девятого элемента ИЛИ и соединен с выходом пятого элемента сравнения, выход седьмого элемента И соединен с первым информационным входом регистра сдвига, выход девятого элемента И соединен с вторым информационным входом. регистра сдвига и вычитающим входом сумматора, 1451857

14 суммирующий вход которого. объединен с третьим индюрмационным входом регистра сдвига, соединен с выходом десятого элемента И, сдвигающий вход регистра сдвига объединен со счетным входом второго делителя частоты и соединен с выходом одиннадцатого элемента И, который является первой выходной шиной, выходы регистра сдвига 10 и сумматора являются соответственно второй и третьей выходными шинами, выход второго делителя частоты соединен с первым входом двенадцатого элемента И, второй вход которого соеди- 15 нен с выходом девятого элемента ИЛИ, а выход соединен с первым входом десятого элемента ИЛИ, второй вход которого объединен с вторым входом пято ro элеме н та ИЛИ, п е р вым входом 20 шес то ro элемента ИЛИ и со единен с выходом первого делителя частоты, третий вход десятого элемента ИЛИ объединен с вторым входом шестого элемента ИЛИ, входом установки в "1

25 первого триггера и соединен с выходом тринадцатого элемента И, выход десятого элемента ИЛИ соединен с входами второго и третьего элементов задержки, выход последнего из кото- 30 рых соединен с первыми входами четырнадцатого и шестого элементов И, второй вход последнего .из которых соединен с прямым выходом третьего триггера, вход установки в "1" которого объединен с первым входом четвертого ключа, вторым входом четвертого элемента ИЛИ, третьим входом второго элемента ИЛИ и соединен с выходом четвертого элемента И, второй 40 вход которого объединен с входом второго элемента НЕ и соединен с вторьм . выходом второго элемента сравнения, выход второго элемента НЕ соединен с вторым входом второго элемента И, 45 третий вход которого соединен с выходом первого элемента НЕ, второй вход второго элемента сравнения объединен с вторым входом блока вычитания и соединен с выходом первого элемента задержки, выход блока вычитания сое" динен с входами первого и второго вентильных элементов, выход первого вентильного элемента через инвертор соединен с первым входом одиннадцатого элемента ИЛИ, втррой вход которого соединен с выходом второго вентильного элемента, а выход соединен с вторыми входами первого и четвертого ключей, выход первоro элемента

И соединен с первыми входами пятнадцатого и тринадцатого элементов И, второй вход тринадцатого элемента И соединен с прямым выходом первого триггера, инверсный выход которого соединен с вторым входом пятнадцатого элемента И, выход которого соединен со счетным входом первого делителя частоты, вторым входом восьмого элемента И и первым входом одиннадцатого элемента И, второй вход которого объединен с третьим входом восьмого элемента И и соединен с выходом двенадцатого элемента ИЛИ, входы которого соединены с соответствующими выходами счетчика импульсов, счетный вход которого соединен с выходом восьмого элемента И, а вход установки в "0" — с выходом пятого элемента

ИЛИ, выход первого ключа соединен с суммирующим входом второго аналогового сумматора, вычитающий вход которого соединен с выходом третьего ключа, второй вход которого соединен с выходом четырнадцатого элемента И, второй вход которого соединен с прямым выходом четвертого триггера, вход установки в 0 которого соединен с выходом второго элемента Ю!И.

145l857

1451857

Выход I

8ssxad 1! О

О Риз. 2

Составитель А.Титов

Редактор А.Маковская Техред М.Ходанич Корректор Э.Лончакова

Заказ 7091/55 Тираж 879 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при l KHT СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

I—Производственно-полиграфическое предприятие, r. Ужгород, ул. !Ip ектная, 4

lu,P)t уя) и® а(г)

ups)

У(1) фс)

6 и

И„ а

2Уд

"а

2 0 320 ОЬО 300 001 .160 ойдо ао, то оо о

J 2 5 5