Способ многоканального аналого-цифрового преобразования и многоканальный аналого-цифровой преобразователь

Способ многоканального аналого-цифрового преобразования и многоканальный аналого-цифровой преобразователь

Иллюстрации

Показать все

Реферат

 

Изобретение относится к измерительной технике и может использоваться в системах сбора информации от большого числа аналоговых датчиков. Целью изобретения является уменьшение времени преобразования. Устройство содержит компараторы по числу каналов устройства, первые входы которых являются входами измеряемых сигналов, вторые входы соединены с выходом цифроаналогового преобразователя (ЦАП), входы стробирования - с третьим выходом блока управления (БУ), а выходы - с информационными входами мультиплексора, выход которого подключен к старшему адресному входу первого постоянного запоминающего устройства (ПЗУ), первые и второй выходы которого и второго ПЗУ соединены соответственно с младшими и старшим информационньми входами оперативного запоминающего устройства памяти (ОЗУ), младшие выходы которого являются вькодными шинами данных и подключены к младшим адресным входам первого ПЗУ, первым входам блока сравнения и информационньм входам регистра , выходы которого подключены к входам ЦАП и вторым входам блока сравнения , выход которого соединен с информационным входом сдвигового регистра , вход установки нуля которого подключен к первому входу БУ и является входом запускающего сигнала, а выход соединен с первым входом элемента И, выход которого подключен к входу Запись/чтение ОЗУ, старший выход которого соединен с вторым входом БУ, первый и второй выходы которого подключены к входам синхронизации регистров, четвертый вход - к второму входу элемента И, пятый входк входам управления первого и второго ПЗУ соответственно через швертор и непосредственно, шестой и седьмой выходы являются выходами Готовность данных и Конец цикла .преобразования . 2 с, и 1 з.п.ф-лы, 5 ил. 1C 4 СД 00 сд 00

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

„„SU„„1451858 A 1 (51) 4 Н 03 М 1/46

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н ABTOPCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР (21) 4152651/24-24 (22) 27.11.86 (46) 15.01.89. Бюл. Ф 2 (71) Институт теплофизики СО АН СССР (72) Е.В. Кожухова и В.И. Титков (53) 681.325(088.8) (56) Приборы и техника эксперимента, 1985, У 2, с. 129-131.

Каган Б.М. и др. Системы связи УВМ с объектами управления в АСУТП, 1978, с. 166-167, рис. 4. 24 .. (54) СПОСОБ МНОГОКАНАЛЬНОГО АНАЛОГОЦИФРОВОГО ПРЕОБРАЗОВАНИЯ И МНОГОКАНАЛЬНЫЙ АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗО- .

ВАТЕЛЬ (57) Изобретение относится к измерительной технике и может использоваться в системах сбора информации от большого числа аналоговых датчиков.

ЦелЬю изобретения является уменьшение времени преобразования. Устройство содержит компараторы по числу каналов устройства, первые входы которых являются входами измеряемых сигналов, вторые входы соединены с выходом цифроаналогового преобразователя (ЦАП), входы стробирования — с третьим выходом блока управления (БУ), а выходы — с информационными входами мультиплексора, выход которого подключен к старшему адресному входу первого постоянного запоминающего устройства (ПЗУ), перзые и второй выходы которого и второго ПЗУ соеди— иены соответственно с младшими и старшим информационными входами оперативноо ro запоминающего ус тройс тв а памяти (ОЗУ), младшие выходы которого являются выходными шинами данных и подключены к младшим адресным входам первого ПЗУ, первым входам блока сравнения и информационным входам регистра, выходы которого подключены к входам ЦАП и вторым входам блока сравнения, выход которого соединен с информационнымм входом сдвигово го ре гистра, вход установки нуля которого

М подключен к первому входу БУ и является входом запускающего сигнала, а выход соединен с первым входом элемента И, выход которого подключен к ( входу Запись/чтение" ОЗУ, старший выход которого соединен с вторым вхо- 2 дом БУ, первый и второй выходы которого подключены к входам синхрониза- иий ции регистров, четвертый вход — к ф второму входу элемента И, пятый вход-- (д к входам управления первого и второго ПЗУ соответственно через инвертор и непосредственно, шестой и седьмой выходы являются выходами "I îòîâíîñòü данных" и "Конец цикла преобразова- © ния". 2 с, и 1 э.п,ф-лы, 5 ил.

I 451858

Изобретение относится .к измерительной техНике, а именно к многоканальному аналого-цифровому преобразованию динамических сигналов,и может использоваться в системах сбора ин.формации от большого числа аналоговых датчиков.

Целью изобретения является уменьшение времени преобразования.

Изобретение позволяет при формировании N-разрядной оценки очередного входного сигнала одновременно фор мировать оценки входных сигналов в каждом из последующих каналов до тех пор, пока входные сигналы в этих каналах уравновешиваются эталонным сигналом так же, как очередной входной сигнал, запоминать эти промежуточные оценки и производить уравновешивание каждого очередного сигнала, начиная со своего уровня эталонного сигнала, в соответствии со значениями промежуточных оценок, полученных в процессе поочередного уравновешивания всех предыдущих входных сигналов, что сокращает полное время преобразования.

На фиг. 1 изображена функциональная схема описываемого преобразователя; на фиг.2- тоже, блока сравнения; 30 на фиг. 3 — то же, блока управления; на фиг. 4 приведен граф переходов для составленнй таблицы программирования постоянного запоминающего устройства (ПЗУ); на фиг.5 даны временные диаграммы, поясняющие работу многоканального аналого-цифрового преобразователя.

Преобразователь (фиг.l) содержит

L компараторов 1 с памятью по числу каналов устройства, цифроаналоговый преобразователь 2, мультиплексор 3, ПЗУ 4, ПЗУ 5, оперативное запоминающее устройство (ОЗУ) 6 памяти обьемом L Я+1-разрядных слов где N—

45 число разрядов устройства, блок 7 сравнения, регистр 8, L-pa э рядный сдвиговый регистр 9, блок 10 управления, элемент И 11, инвертор 12.

Блок 7 сравнения (фиг. 2) содержит

N элементов 13 ИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ элемент И-НЕ 14.

Блок 10 управления (фиг.3) содержит D-триггеры 15 и 16, элемент

И 17, двухразрядный счетчик 8 и счетчики по модулю L 19 и 20, тактовый генератор 21, дешифратор 22, элемен- ты 23 ИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ, элемент

И 24, элементы И-НЕ 25, 26, И 27.

На фиг. 4 показан граф переходов для составления таблицы программирования ПЗУ 4, входящего в состав 4разрядного устройства. При этом использованы следующие обозначения: в рамке 1:Д показано десятичное содержимое четырех младших. разрядов ячейки

ПЗУ 4, являющихся первыми выходами блока 4; над рамкой показан десятичный адрес этой ячейки и приведено значение О/1 условия ветвления, rfoступающего на старший адресный вход

4 с весом 2 с выхода мультиплексора 3.

Причем содержимое старшего разряда ячеек ПЗУ 4, являкщегося вторым выходом блока 4, равно нулю в ячейках с четными адресами и единице — с нечетными адресами.

На временных диаграммах (фиг.5) показаны измеряемые сигналы U -U>, эталонный сигнал П,! ЦАП 2, величина

U амплитудноro диапазона устройства, время t одного такта преобразования, сигналы Sl и S2 на первом и втором входах блока IО и сигналы С2 — С8 соответственно на втором — седьмом выходах, сигналы АО-А! и ВО-Bl на выходах счетчиков 19 и 20 соответст— венно, сигнал SP на выходе элемента

И 17 и сигнал W/R на входе "Запись/

/чтение" ОЗУ 6. Кроме того, на диаграммах отмечены моменты t; выработки сигнала СЗ на входах стробирования памяти компараторов,где i=0 1,...11.

Многоканальный аналого-цифровой преобразователь работает следующим образом.

На первые входы компараторов 1.01.L-1 поступают измеряемые сигналы

П -П,,, которые сравниваются с эталонным сигналом 0 ЦАП 2, который является аналоговым эквивалеитом двоичного содержимого регистра 8. Результаты этих сравнений поступают на информационные входы мультиплексора

3, на адресных входах которого и ОЗУ

6 в течение каждого такта преобразования блок 10 управления формирует последовательность всех номеров каналов устройства, в результате чего на старший и младшие адресные входы ПЗУ

4 поочередно подаются выходные сигна— лы компараторов и содержимое ячеек

ОЗУ 6. Это обеспечивает поочередное формирование в течение каждого такта преобразования оценок всех входных сигналов U -UI, по алгоритму последовательного приближения на выкопах

1451S SS

55!

ПЗУ 4, в котором хранится таблица состояний N-разрядного регистра последовательного приближения, на фиг.4, например, приведен граф переходов 4-разрядного регистра последовательного приближения на ПЗУ 4).

При этом на интервале, в течение которого на адресных входах мультиплексора 3 и ОЗУ 6 установлен номер 1-го очередного канала, сигнал U которого поразрядно уравновешивается эта— лонным сигналом U,, иH, таким образом, на выходах ПЗУ 4 сформирован цифровой эквивалент следующего значения эталонного сигнала, уравновешивающего сигнал Ug блок 10 управления вырабатывает сигналы записи в ОЗУ 6 этого цифрового эквивалента и переписи его с выходов ОЗУ 6 в регистр 8, а также сигнал стробирования компараторов 1, в памяти которых при этом запоминаются результаты сравнения входных сигналов U -U;, с предыдущим значением эталонного сигнала U

В соответствии с занесенным в регистр цифровым эквивалентом следующего значения эталонного сигнала U происходит установка выходного сигнала ЦАП

2, а за время t этого переходного процесса происходит формирование последовательности оценок входных сигналов в других каналах путем поочередной подачи на адресные входы ПЗУ 4 хранящихся в памяти компараторов результатов сравнения и предыдущих oqeнок, хранящихся в ОЗУ 6, Запись этих оценок с выходов ПЗУ 4 в соответствующие ячейки ОЗУ 6 осуществляется по сигналам блока 10 управления, которые поступают на один вход элемента И 11, на другой вход которого в течение времени t поочередно поступают с выхода регистра 9 сигналы, сформированные в предыдущем такте путем последовательного занесения в регистр 9 результатов сравнения содержимого регистра 8 с содержимым каждой ячейки ОЗУ 6. Причем после записи с выходов ПЗУ 4 в ОЗУ 6 оценки входного сигнала соответствующего канала (или сохранения предыдущего содержимого этой ячейки в случае запрещающего запись сигнала на выходе регистра 9 на интервале адресации этой ячейки) содержимое этой ячейки

ОЗУ 6 сравнивается с содержимым регистра 8, результат сравнения заносится с выхода блока 7 сравнения в 0

50 регистр 9. Таким образом, за время в регистре 9 формируется последовательность сигналов, разрешающих/

/запрещающих запись в ОЗУ 6 содержимого ПЗУ 4 в следующем такте преобразования. Причем, если содержимое ячейки ОЗУ 6 равно содержимому регистра 8, то формируется сигнал, разрешающий запись в эту ячейку ОЗУ 6, в противном случае — запрещающий запись сигнал. Это позволяет при поразрядном формировании N-разрядной оценки входного сигнала в очередном канале одновременно формировать оценки каждбго из последующих сигналов, которые уравновешиваются эталонным сигналом так же, как очередной сигнал, и запоминать оценки последующих входных сигналов в те моменты, когда эталонный сигнал максимально приближен к этим входным сигналам из всех возможных его приближений в тактах уравновешивания всех предыдущих и очередного входных сигналов. В случае, когда в очередном канале вход— ной сигнал оказывается оцененным с точностью в N двоичных разрядов, на втором выходе ПЗУ 4 формируется единичный сигнал, который заносится в старший разряд ОЗУ 6 и с его выхода поступает на второй вход блока 10, который при этом вырабатывает синхро— сигнал "Готовность данных", по которому с выходов ОЗУ 6 считывается N— разрядная оценка входного сигнала в очередном канале. После этого очередным становится канал со следующим порядковым номером, поразрядное уравновешивание входного сигнала которого начинается с уровня эталонного сигнала, цифровой эквивалент которого сформирован к этому моменту в соответствующей его номеру ячейке ОЗУ 6 в процессе уравновешивания всех предыдущих входных сигналов.

При таком способе преобразования входных сигналов уже при формировании

N — разрядной оценки за N тактов только в одном канале формируются оценки старшего, N-ro разряда каждого входного сигнала Ц, -П;, в такте сравнения этих сигналов с эталонным сигналом, равном половине амплитудного диапазона П„, устройства, сразу же формируются оценки Ч -1-го разряда тех входных сигналов, которые расположены в той же половине амплитудного диапазона U что и очередной

51858 6

5 14 входной сигнал, уравновешиваемый эталонным сигналом, и т.д. А при формировании М-разрядной оценки за N-1 тактов в одном канале, сигнал которого расположен в другой половине амплитудного диапазона U,, чем вход -. ной сигнал, оценка которого сформирована за N тактов, сразу же формируется оценка N-1-го разряда всех тех входных сигналов, которые расположены в той же половине амплитудного диапазона, что и этот очередной сигнал, и т,д, Таким образом, на получение .N-разрядных оценок всех 2 входных сигналов U,-U p, затрачивается N тактов в лучшем случае, когда все входные сигналы равны между собой с точностью до двух квантов, П /2 и(1!+2 (N-I)+2 (N-2) +...+

+2P (N-р)! тактов в худшем случае, когда во всех каналах входные сигналы имеют различные .значения. С учетом того, что в устройстве на счи-. тывание N-разрядной оценки в.каждом канале затрачивается время, равное

/2, полное время Т преобразоваР

Р ния всех 2 сигналов равно: (Я+1) t; T„ (2 N+1- j 2 ) tò, . р Р )

5=1

Так например, на фиг.5 приведены временные диаграммы сигналов, форми-. руемых в 4 -разрядном преобразователе в процессе уравновешивания сигналов

Б -U . Цикл преобразования сигналов иницйируется импульсом Sl поступаю щим на второй вход преобразователя, В соответствии с низким уровнем этого импульса Sl 4-разрядный сдвиговый регистр- 9 (фиг,1) и счетчики 18, 19 и 20 блока 10 управления (фиг.3) устанавливаются в нулевое, а триггеры

15 и 16 блока 10 — в .единичное состояния, При этом единичный сигнал триггера 15 разрешает прохождение через элемент И 17 импульсов SP тактового генератора 21, которые начинают поступать на входы суммирования счетчика 18 и стробирования — дешифратора 22 с момента окончания импульса Sl в результате чего на выходах блока 10 управления формируется последовательность управляющих сигналов (фиг.5). A в соответствии с единичным сигналом С2 триггера 16, поступающим на вход управления ПЗУ 5 и (через инвертор 1 2) на вход управления ПЗУ 4, выходы ПЗУ 5 подключают5

1О !

55 ся, а ПЗУ 4 отключаются от информа— ционных входов ОЗУ 6. Таким образом, на младшие и старший информационные входы ОЗУ 6 поступают соответственно цифровой эквивалент сигнала 8U„/16 и нулевой бит; хранящиеся в ячейке

ПЗУ 5. Это содержимое ПЗУ 5 поочередно заносится на интервале t» t в нулевую — третью ячейки ОЗУ 6 в соответствии с кодом АО-А! счетчика 19, поступающим на адресные входы мулвтиплексора 3 и ОЗУ 6, и импульсами записи высокого уровня, поступающими на вход "Запись/чтение" ОЗУ 6 с выхода элемента И 11, на один вход которого поступают импульсы с первого выхода дешифратора 22, управляемого счетчиком 18, а на другой — последо-. вательно выдвигаемое на инверсный выход старшего разряда содержимое регистра 9, синхронизируемого импульсами С5 с третьего выхода дешифратора 22, При этом, когда код АО-Аl счетчика 1 9 равен коду B0-BI счетчика 20,. в котором хранится номер-очередного канала, сигнал которого поразрядно уравновешивается сигналом U на выходе элемента И-НЕ 26 вырабатывается импульс С3 стробирования памяти компараторов 1, а на выходе элемента

И 27 — импульс С4 синхронизации регистра 8. Так, на интервале t, -t, в регистр 8 заносится двоичный код восьмерки, в соответствии с которым к моменту „ сигнал Б устанавливается равным 8П /16, а за время установления сигнала U осуществляется занесение двоичного кода восьмерки в первую ячейку ОЗУ 6, сравнение ее содержимого с содержимым регистра 8 и занесение результата сравнения с выходов блока 7 в регистр 9 путем сдвига его содержимого на один разряд вправо, затем — занесение двоичного кода восьмерки во вторую ячейку

ОЗУ 6, сравнение ее содержимого с содержимым регистра 8 и занесение результата сравнения с выходов блока 7 в регистр 9 и т.д. Таким образом, к моменту t устройство оказывается установленным в начальное состояние, т.е, сигнал U> равен 8Б /16, содержимое каждой из четырех ячеек

ОЗУ 6 равно двоичной восьмерке, а в регистре 9 сформирована пос.чедовательность сигналов, разрешающих запись всех четырех ячеек ОЗУ 6 в следующем такте t>-t., . По импульсу пе7 14518 реноса ЪЗ" счетчика 19 триггер 16 устанавливается в момент t в нуле( вое состояние, в результате чего с этого момента ПЗУ 5 отключается, а

В

ПЗУ 4 подключается к информационным входам ОЗУ 6. На интервале t -t> по импульсу СЗ в памяти компараторов запоминаются результаты сравнения сигналов U -U> с сигналом U>, равным

8U /I6. В соответствии с последовательностью этих результатов сравнения, поступающих на вход ПЗУ 4, и двоичных номеров каналов АО-А1, формируемых на адресных входах мультиплексора 3 и ОЗУ 6, на выходах ПЗУ 4 формируются коды двоичных чисел 4,12, 1 2 и 4 (фиг.4), которые поочередно заносятся в ячейки ОЗУ 6 и сравниваются с содержимым регистра 8, в который по импульсу С4 был занесен двоичный код числа 4. Таким образом, к моменту е сигнал U„ 4U„/16, содержимое нулевой — третьей ячеек

ОЗУ 6 равно соответственно 4,12, 12 2s и 4, а в регистре 9 сформирована последовательность сигналов, разрешающих запись в нулевую и третью ячейки ОЗУ 6 и запрещающих запись в первую и вторую ячейки ОЗУ 6 в такте ЗО

На интервале - по импульсу СЗ в памяти компараторов 1.0-1.3 запоминаются результаты сравнения сигналов П -U> с сигналом U равным

4U /16, на выходах ПЗУ 4 поочередно формируются коды двоичных чисел 2,14, 14 и 2 в соответствии с выходными сигналами компараторов 1.0-1.3 и предыдущим содержимым нулевой — третьей ячеек ОЗУ 6. В соответствии с 40 содержимым регистра 9 в нулевую и третью ячейки ОЗУ 6 записываются двоичные коды числа 2, а в первой и второй ячейках ОЗУ 6 сохраняются двоичные коды числа 12. Содержимое ячеек

ОЗУ 6 сравнивается с содержимым регистра. 8, в который по импульсу С4 был занесен двоичный код числа 2. Таким образом, к моменту t сигнал U< равен 2U /16, содержимое нулевой — тре- тьей ячеек ОЗУ 6 равно соответственно 2,12,12 и 2, а в регистре 9 сформирована последовательность сигналов, разрешающих запись в нулевую и третью ячейки ОЗУ 6 и запрещающих запись 5 в первую и BTopyfo ячейки ОЗУ 6 на интервале t<-t . На интервале t< -t> по импульсу СЗ в памяти компараторов

l,0-1.3 запоминаются результаты срав58 8 нения сигналов U -U с сигналом U, равным 2U /16, на выходах ПЗУ 4 последовательно формируются коды чисел

3,14,14 и 3 в соответствии с выходными сигналами компараторов 1 и предыдущим содержимым нулевой — третьей ячеек ОЗУ 6. В соответствии с содержимым регистра 9 в нулевой и третьей ячейках ОЗУ 6 сохраняются предыдущие коды числа 12. Это содержимое сравнивается с содержимым регистра 8, в который по импульсу С4 был занесен двоичный код числа 3, Таким образом, к моменту t сигнал U равен .3U /16, содержимое нулевой — третьей ячеек

ОЗУ 6 равно соответственно 3,12,12 и 3, а в регистре 9 сформирована последовательность сигналов, разрешающих запись в нулевую — третью ячейки

ОЗУ 6 и запрещающих ее в первую и вторую ячейки ОЗУ 6 на интервале

t t g° . На интервале С - 4, когда ад ресуется очередной нулевой канал, на втором выходе ПЗУ 4 формируется единичный сигнал, так как при формировании конечной 4-разрядной оценки сигнала U адресуется нечетная ячейка ПЗУ 4. При записи этой конечной

4-разрядной оценки сигнала П с выходов ПЗУ 4 в ОЗУ 6 на вход схемы 25 блока 10 поступает единичный сигнал

S2, в соответствии с которым на седьмом выходе блока 10 вырабатывается сигнал Готовность данных", по которому с выходов ОЗУ 6 считывается 4разрядная оценка сигнала U, а содержимое счетчика 20 увеличивается на единицу и, таким образом, очередным становится первый канал. На интервале t<- ???? ???????????????? ??4 ???????????????????? ???????????? ???????????? ?????? 6, ???????????? ?????????????????? ?????????? 12, ?????????????????? ?? ????-! ???????? 8, ???????????????????????? ?? ???????????????????? ???????????????? 9 ???????????? ???????????? 6 ?????????????? ?????? 4 ???????????????? 4?????????????????? ???????????? ?????????????? u> равная двоичной тройке, а в соответствии с ре зульта тами сравнений чисел 1 2, ! 2,3 и 3 с содержимым регистра 8, равным двоичному числу 1 2, в регистре 9 формируется последовательность сигналов, разрешающих запись в первую и вторую ячейки ОЗУ 6 и запрещающих запись в нулевую и третью ячейки

ОЗУ 6 на интервале - б. Поскольку старший иэ 4-разрядных оценок сигналов U< и U разряд был определен в момент t< одновременно с оценкой

1451858

9 этого разряда для сигналов U и U, то за три такта t6-ЕФ t7-t6 и ЕВ-tT формируется 4-разрядная оценка очередного сигнала U, путем его уравновешивания сигналом U<, а одновременно с- этим формируется 4-разрядная оценка сигнала U<, так как сигналы

Ui u U равны между собой, На интервале t -t происходит. считывание 49 В разрядной оценки сигнала U на интервале t -t — 4-разрядной оценки сигнала U, а на интервале, - о

4-разрядной оценки сигнала U>, которая была сформирована одновременно с оценкой сигнала U, так как сигналы U u

U> равны между собой.

Таким образом, 4-разрядные оценки четырех входных сигналов сформированы за восемь тактов в отличие от известного способа, при котором на их формирование затрачивается 1б тактов.

Как показано выше, описанный способ позволяет получить N-разрядные оценки всех 2 входных сигналов за

P вРемЯ Т„, Равное (1 1+1,1 Ст Т„ (2 N+

P э

1-i

+1 —, j 2 ) t которое существенно

)=! Р меньше времени 2 N tz, затрачиваемого на формирование N-разрядных оценок

w Р входных сигналов известным способом.

Формула изобретения

1. Способ многоканального аналогоцифрового преобразования, заключающийся в поразрядном уравновешивании входных сигналов поочередно в каждом канале, начиная с первого, путем сравнения текущего входного сигнала очередного канала с уровнями эталонноro сигнала, и формировании выходно—

ro кода, отличающийся тем, что, с целью уменьшения времени преобразования, сравнение текущего входного сигнала очередного канала с уровнями эталонного сигнала осуществI ляют одновременно со сравнением с ними текущих входных сигналов остальных каналов, формируют коды результатов сравнения в каналах и в момент первого их несовпадения для очередного канала запоминают коды соответствующих остальных каналов, а в качестве начального уровня эталонного сигнала для очередного канала используют уровень, соответствующий запомненному коду данного канала.

2. Многоканальный аналого-цифровой преобразователь, содержащий компараторы по числу каналов устройства, 5 первые входы которых являются входными шинами, вторые входы соединены с выходом цифроаналогового преобразователя, входы которого соединены с соответствующими выходами первого регистра, а выходы компараторов соединены с соответствующими информацион— ными входами мультиплексора, адресные входы которого подключены к первым выходам блока управления, первый вход которого является входом запуска, отличающийся тем, что в него введены блок сравнения, элемент И, инвертор, второй регистр, два постоянных запоминающих устройстZp ва и оперативное запоминающее устройство, первый и второй информационные входы которого соединены соответственно с первым и вторыми выходами первого и в то рого постоянных запоми25 нающих устройств, первый адресный вход первого из которых подключен к выходу мультиплексора, адресный вход второго постоянного запоминающего устройства соединен с общей шиной, gp второй адресный вход первого запоминающего устройства подключен к первому выходу оперативного запоминающего устройства и является выходной шиной, а управляющий вход через инвертор объединен с управляющим входом второго постОянного запоминающего устройства и подключен к второму выходу блока управления, третий и четвертый выходы которого соединены соответственно с входами стробирования соответствующих компараторов и входом синхронизации первого регистра, информационный вход которого объединен с первым входом блока сравнения и

45 подключен к первому выходу оператив— ного запоминающего устройства, второй выход которого подключен к второму входу блока управления, пятый выход которого соединен с входом синхронизации второго регистра, вход установки нуля которого является шиной запуска, информационный вход — с выходом блока сравнения, а выход — с первым входом элемента И, второй вход

55 которого соединен с шестым выходом блока управления, а выход — с управляющим входом оперативного запоминающего устройства, при этом второй вход блока сравнения соединен с выходом

l l 14 первого регистра, первые выходы блока управления подключены к адресным входам оперативного запоминающего уст.ройства, а седьмой и восьмой выходы являются соответственно второй и третьей выходными шинами, причем первые выходы блока управления являются четвертой выходной шиной.

3. Преобразователь по и. 2, о тл и ч а ю шийся тем, что блок управления выполнен на двух триггерах, трех счетчиках, тактовом генераторе,. дешифраторе, элементах ИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ, И, И-HE S-входы первого и второго триггеров объединены с первым входом первого элемента И, входами установки нуля счетчиков и являются первым входом блока, второй вход которого соединен с первым входом первого элемента И-НЕ, второй вход которого подключен к инверсному выходу второго триггера, прямой выход которого является вторым выходом блока, С-вход соединен с выходом переноса первого счетчика, D-вход подключен к общей шине, вход суммирования первого счетчика соединен с выходом переноса второго счетчика, а выходы являются первьми выходами блока и подключены к соответствующим первым входам элементов ИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ, вторые входы которых

51858 12 соединены с соответствующими выходами третье го счетчика, а выходы че ре з второй элемент И соединены соответ5 ственно с третьим входом первого элемента И-НЕ, первым входом второго элемента И-НЕ и первым входом третьего элемента И,второй вход которого объединен с четвертым входом первого элемента И-HE и подключен к первому выходу дешифратора, второй выход которого соединен с вторым входом второго элемента И-НЕ, а третий и четвертый вьиоды являются соответственно пятым и шеЕтым выходами блока, третьим -и четвертым вьиодами которого являются соответственно выходы второго элемента И-НЕ и третьего элемента

И, при этом выход первого элемента

И-НЕ является седьмым выходом блока и соединен с суммирующим входом третьего счетчика, вьиод переноса которого является восьмым выходом блока и соединен с С-входом первого тригге25 ра, D-вход которого подключен к общей шине, а выход подключен к второму входу первого элемента И, третий вход которого соединен с вьиодом тактового генератора, а выход подключен

Зо к входу суммирования второго счетчика и входу стробирования дешифратора, информационные входы которого соеди— иены с соответствующими выходами второго счетчика.

l 451 858

2У

18 б 22 Ю N 1Ч Ж а 1Î 1а 1О 1О 1П 1П 1П

О 1 2 5 У 5 б 7 8 У Ю1112Я1Ч15

ФЮв. Ч

aÄ

12 28

1б

1б

1 2

1б

g Юр

16 Йп б

Составитель В. Махнанов

А. Маковская Техред М.Ходаннч Корректор М. Самборская

Редактор

Заказ 7091/55 Тираж 879 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4

Sf

5р

82

СХ

СУ

СЗ

Сб

С7

С8

А1 ь/г

1451 858

<р 1 z tr 6 5 б tr фФQtr