Цифровой синтезатор частоты

Цифровой синтезатор частоты

Иллюстрации

Показать все

Реферат

 

Изобретение относится к радиотехнике , и м.б. использовано для формирования в кодовом виде синусоидального сигнала. Цель изобретения - повьшение быстродействия. Устр-во содержит тактовый генератор 1, умножители 3 и 4 кодов, сумматоры 5 и 6 кодов, инвертор 7 кода, блок управления 8, параллельные регистры 9 и .10. Блок управления 8 при этом содержит два коммутатора, счетчик, источник амплитудного значения сигнала, источник нулевого значения сигнала. С целью повьшения быстродействия между выходом генератора 1 и входом разрешения записи параллельного регистра 9 введен блок тактовой задержки (БТЗ) 2. Высокое быстродействие обеспечивается благодаря использованию для умножения на коэффициенты операции сдвига кодовой информации в умножителях 3 и 4. При этом число выборок формируемого в коде выходного сигнала U возрастает по мере увеличения числа сдвигаемых разрядов в умно сителях 3,4, что повышает точность формирования выходного сигнала. 2 ил. (Л

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (191 (11) (58 4 Н 03 В 19 00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

Н А BTOPCHOMY СВИДЕТЕЛЬСТВУ (21) 4063918/24-09 (22) 05,05.86 . (46) 23.01 89. Бюл. Р 3 (71 ) Уфимский авиационный институт им. Серго Орджоникидзе (72) О.Л.Рыжиков, И.С.01арабырова и В.И.Нарабыров (53) 621.373.42 (088.8) (56) Голд Б. и Рэйдер Ч. Цифровая обработка сигналов. — И.: Советское радио, 1973, с. 17?-176.

Бескин Л.Н. Цифровой синтезатор частоты. — Радиотехника, 1984, N- 4, с. 63-65. (54) ЦИФРОВОЙ СИНТЕЗАТОР ЧАСТОП1 (57) Изобретение относится к радиотехнике и м,б, использовано для формирования в кодовом виде синусоидального сигнала, Цель изооретения— повьппение быстродействия. Устр-во содержит тактовый генератор 1, умножители.3 и 4 кодов, сумматоры 5 и

6 кодов, инвертор 7 кода, блок управления 8, параллельные регистры 9 и,10, Блок управления 8 при этом содержит два коммутатора, счетчик, источник амплитудного значения сигнала, источник нулевого значения сигнала.

С целью повышения быстродействия между выходом генератора 1 и входом разрешения записи параллельного регистра 9 введен блок тактовой задержки (БТЗ) 2. Высокое быстродействие обеспечивается благодаря использованию для умножения на коэффициенты операции сдвига кодовой информации в умножителях 3 и 4. При этом число выборок формируемого в коде выходного сигнала Ц возрастает по мере увеличения числа сдвигаемых разрядов в умножителях 3,4, что повьппает точность формирования выходного сигнала.

2 ил.

1453583

Изобретение относится к области радиотехники и может быть использовано для формирования в кодовом цикле синусоидальнorо сигíала. 5

Цель .изобретения - повышение быстр од ей с твия °

На фиг.! представлена структурная электрическая схема цифрового синтезатора частоты; на фиг. 2 — пример 10 выполнения блока управления.

Цифровой синтезатор частоты содержит тактовый генератор 1, блок 2 тактовой задержки (БТЗ), первый умножитель 3 кодов, второй умножитель 4 ко- 15 дов, первый сумматор 5 кодов, второй сумматор 6 кодов, инвертор 7 кода, блок 8 управления, первый параллельный регистр 9 и второй параллельный регистр 10. Блок 8 упранления при 20 этом содержит первый 1! и второй 12 коммутаторы, счетчик 13, источник

14 амплитудного значения сигнала и источник 15 нулевого значения сигналаа.

Цифровой синтез атор ч а стоты р аботает следующим образом.

Цифровой синтезатор частоты работает в соответствии с алгоритмом, основанным на решении системы разностных уравнений:

30 ((и+ ) 1(п)

2(п< 2(п) гp,e U () и U2(n) соответственно выходные сигналы первого и второР 40 регистров 9 и 10 для состояния и соответственно выходные сигналы первого и второ- 45 го параллельных регистров 9 и 10 для состояния

n+)„!

Л (() и 1-(2 (и+, 50

В реализуемой системе уравнений отсутствует один из коэффициентов благодаря тому,, что после итерации сигнала !1„с помощью БТВ 2 в уравнение для !!2(п+,) вводится уже новое значение !1„, соответствующее состоянию (n+1).

Систему уравнений (1 ) можно запи- сать в виде

U,(„„, = V«» — Ь Ц,(п)

1— !!2() = h U,(„)+ (1 h )!4() . (2) Общий нид решаемой системы уравнений н матричном выражении имеет вид

U(= AU(„) где U — г . (3) Решение системы позволяет получить синусоидальные колебания величины U2(n) на выходе второго параллельного регистра 10.

Цифровой синтезатор частоты реализует решение системы уравнений (1) в кодах в следующей последователь-. ности

Ц, = еп (!1, — Цгц); !.! = епй (U2 + !У,( (4) (5) где h = 1/4 — коэффициент, обеспечивается путем умножения н первом и втором умножителях 3 н 4 кодовой информации с выходов. первого и второго параллельных регистров 9 и 10, Умножение на 1/4 Обеспечивается путем сдвига кодовой информации на два разряда вправо с одновременным обнулением двух старших разрядов.

Тактовый генератор 1 определяет состояние БТЗ 2, который может быть выполнен, например, на основе триггера со счетным входом. При появлении на первом выходе БТЗ 2 положительного потенциала разрешается запись кода напряжения н первый параллельный регистр 9, на выходной нине которого формируется код сигнала U ° Далее за счет сднига двух

1 разрядон кода выходногo сигналя Ц второго параллельного регистра 10 во втором умножителе 4 код U< < через иннертор 7 кода подается на второй вход первого сумматора 5, н котором реализуется уравнение (4) .

В следующий такт тактового генератора 1 изменяется состояние БТЗ ? и на его втором выходе появляется положительный потенциал, который разрешает запись кода напряжения но второй параллельный регистр О, на выходной шине которого Формируется кОД ныхОДнОГО сиГняля (!2, В этО время на выходе второго сумматора 6

1453583 реализуется уравнение (5). С выходов первого и второго сумматоров 5 и 6 текущие значения 11< и П через блок

8 управления поступают на соответст5 вующие информационные шины первого и второго параллельных регистров

9 и !О. В последующие такты тактового генератора 1 происходит повторение описанных процедур. 1О йе1(А. — gR) = О, + с1

На выходной шине первого параллельного регистра 9 формируется в коде m выборочных значений выходного сигнала И, .а на выходной шине второго параллельного регистра 10 m выборочных значений выходного сигнала У . При этом амплитуда сигналов остается неизменной.

Число выборочных значений ш определяется соотношением

= га/а

Ъ 4-bÐ где g = arctic — — z — — угол по?-Ь ворота вектора 1!! 1, угол 9 опредеГЦ 1

2 ляется из решения характеристического уравнения: где F. — единичная матрица, ! 2

Следовательно, = (1 — — — )+ ь -Г -ь

? тогда Я = arete m(h)/11e(%) .

При достижении числа отсчетов счетчика 13 в блоке 8 управления значения величин ш счетчик 13 с помощью первого коммутатора 11 отключает выход первого сумматора .5 от информационного входа первого параллельного регистра 9, а с помощью второго коммутатора 1? отключает выход второго сумматора 6 от информационного входа второго параллельного регистра 10 и подключает эти информационные входы соответственно к источникам 14 и 15 амплитудного и нулевого значений сигнала, чем обеспечивается стабилизация и управление амплитудой выходного сигнала !

1д .

Период Т колебаний выходного сигнала определяется выражением

2m

Т

Ф где Г„- частота тактового генератора 1;

m — число выборочных значений выходного сигнала, Таким образом, реализация р eDIeния системы раэностных уравнений позволяет сформировать в коде выходной синусоидальнмй сигнал в виде m выборочных значений с периодом колебаний Т, Высокое быстродействие обеспечи15 вается благодаря использованию для умножения на коэффициенты операции сдвига кодовой информации в первом и втором умножителях 3 и 4. При этом число выборок формируемого в коде

20 выходного сигнала П возрастает по мере увеличения числа сдвигаемых разрядов в первом и втором умножителях 3 и 4, что повышает точность формирования выходного сигнала.

Формула изобретения

Цифровой синтезатор частоты, со— держащий тактовый генератор и после30 довательно соединенные первый параллельный регистр, первый сумматор кодов и блок управления, последовательно соединенные второй параллельный регистр и второй сумматор кодов, выход которого подключен к второму входу блока управления, первый умножитель кодов, вход и выход которого подключены соответственно к выходу первого параллельного регистра и к

40 второму входу второго сумматора ко— дов, между выходом второго параллельного регистра и вторым входом первого сумматора включены последовательно соединенные второй умножитель

45 кодов и инвертор кода, à первый u BTQ рой выходы блока управления соединены соответственно с кодовым входом первого параллельного регистра и с кодовым входом второго параллельного регистра, отличающийся тем, что, с целью повышения быстродействия, между выходом тактового генератора и входом разрешения записи первого параллельного регистра введен блок тактовой задержки, при этом счетный вход блока управления и вход разрешения записи второго параллель-: ного регистра подключены к второму выходу блока тактовой задержки.

1453583

Редактор Н,Яцола

Корректор С.Пекмар

Заказ 7301/55 Тираж 879 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4

Составитель И,Ковалев

Техред М.Ходанич 4нфодияц цойня е рееисвра У

И оду блока Z актоВой задержки инсрормацц анной жте рмыслтра >