Цифровой фильтр

Цифровой фильтр

Иллюстрации

Показать все

Реферат

 

Изобретение относится к радиотехнике . Цель изобретения - повышение точности фильтрации путем обеспечения возможности реализации различных структур цифрового фильтра, Устр-во содержит регистры 1,2,3,4, 5,6,13 и 14, мультиплексоры 7 и 8, блоки памяти 9 и 10 и сумматоры 11 и 12.Новая структура получается за счет смены коэффициентов в блоках

СОЮЗ СОНЕ ТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН (!% (Н) (5!) 4 Н 03 Н 17/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ

ПРИ ГКНТ СССР (21) 422662!/24-09 (22) 10 ° 04.87 (46) 23.01,89,Бюл. Ф 3 (71) Кировский политехнический институт (72) В.А.Лесников, Л.Н.Онучин, E.Ï.Ïåòðîâ и А.В.Частиков (53) 621.372.512.54 (088.8) (56) Радиотехника, 1978, 1"- 9, с,50, рис.4 ° (54) ЦИФРОВОЙ ФИЛЬТР (57) Изобретение относится к радиотехнике. Цель изобретения — повьппение точности фильтрации путем обеспечения возможности реализации различных структур цифрового фильтра.

Устр-во содержит регистры 1,2 3 4

5,6,13 и !4, мультиплексоры 7 и 8, блоки памяти 9 и 10 и сумматоры 11 и 12,Новая структура получается за счет смены коэффициентов в блоках

1453592 памяти 9 и 10, Устр-во обеспечивает реализацию следующих структур: два звена первого порядка, каждое из которых реализовано по прямой форме; звено второго порядка, реализованное по прямой форме; параллельный адаптер; последовательный адаптер, двухпортовый адаптер, цифровой эквивалент конвектора обобщенной реактивной проводиИзобретение относится к радиотехнике и может быть использовано для фильтрации сигналов, заданных циф1 ровым кодом.

Цель изобретения — повышение точ5 ности фильтрации путем обеспечения возможности реализации различных структур цифрового фильтра.

На фиг.l представлена электрическая структурная схема цифрового фильтра; на фиг.2 — временные диаграммы управляющих сигналов.

Цифровой фильтр (фиг.l) содержит первый, второй, третий, четвертый, пятый и шестой регистры 1 — 6 сдвига, первый и второй мультиплексоры

7 и 8, первый и второй блоки 9 и 10 памяти, первый и второй сумматоры

ll и 12, первый и второй регистры

13 и 14, первый, второй, третий, четвертый, пятый, шестой, седьмой, восьмой, девятый, десятый, одиннадцатый, двенадцатый и тринадцатый управляющие входы 15 — 17, 18-1

18-6 и 19 — 27 цифрового фильтра.

Цифровой фильтр работает следующим образом.

Цифровой фильтр работает в режиме подготовки и в рабочем режиме. В режиме подготовки осуществляется запись коэффициентов в первый и вто-. рой блоки 9 и 10 памяти. Поскольку в первом и втором блоках 9 и 10 памяти информация может быть различной, то запись в них производится раздельно. Управление в режиме подготовки осуществляется сигналами У,, У и У (фиг.2а,б и в). Сигнал

У, = 1 (фиг.2а), подаваемый на управ- 40 ляющий вход первого блока 9 памяти, мости с преобразованием тока; цифровой фильтр с комплексными коэффициентами, цифровой эквивалент частотно-зависимого отрицательного сопротивления; звено с нормированной ортогональной полиноминальной структурой Грея и Маркела; дискретный интегратор без потерь и адаптер с правильной лестничной конфигурацией.

2 ил. разрешает запись в первый блок 9.

Сигнал У = 1 (фиг.2б), подаваемый на управляющий вход второго блока 10 памяти, разрешает запись во второй блок 10.

В режиме подготовки на управляющий вход первого мультиплексора 7 подается сигнал Y = 0 (фиг.2в),при котором на .виход первого мультиплексора 7, подается информация с второй группи информационных входов первого мультиплексора 7, представляющей собой адресный вход для записи коэффициентов.

Рабочий режим состоит из циклов, продолжительность которых равна периоду дискретизации, в течение которого производится обработка очередного отсчета входной последовательности. Каждый цикл подразделяется на такты. Первый такт каждого цикла поподготовительный, в течение которого импульсом U (фиг.2д) производится прием отсчета входной последовательности в первый регистр 1 сдвига, выходных отсчетов из первого и второго регистров 13 и 14 соответственно в четвертый и шестой регистры 4 и 6 сдвига, информации с выхода второго мультиплексора 8 в третий регистр 3 сдвига.

В зависимости от сигнала U (фиг.2е) сигнал на выход второго мультиплексора 8 подается либо с второго информационного входа цифрового фильтра, либо с выхода шестого регистра 6 сдвига. Вид передачи сигнала на выход второго мультиплексора 8 определяется реализуемой структурой, I.1 14 535

По сигналу П (фиг.2з) в подготовительном такте осуществляется начальная установка первого и второго регистров !3 и 14.

По окончании прдготовительного такта в первом, втором, третьем, четвертом, пятом и шестом регистрах 1

6 сдвига соответственно хранятся чисю x<, „1 х < y„„. з x<,k „y „10

1 ч де х „„и х, — отсчеты входных последовательностей, поступающих в

К-м цикле соответственно на первый и второй информационные входы звена цифрового фильтра; х „„, и х „, — E5 отсчеты, поступившие на информационные входы цифрового фильтра в предыдущем цикле; у„,„, и у „, - выходные отсчеты цифрового фильтра, вычисленные и сформированные на первом и 20 втором выходах цифрового фильтра в предыдущем цикле; К вЂ” номер цикла, I

В рабочем режиме на управляющий вход первого мультиплексора 7 подается сигнал 7 = 1 (фиг.2а), при этом на адресные входы первого и вто" рого блоков 9 и 10 памяти информация подается от первых выходов, первого, второго, третьего, четвертого, пятого и шестого регистров 1 — 6 сдвига.

Их первые выходы представляют собой выходы из старших разрядов (возможна и реализация, при которой к первому мультиплексору подключаются младшие разряды), на которых формируются сигналы Я (i >1,6 — номер регистра сдвига), принимающие значения 0 или 1.

40 где а„.< и Ь, ° - коэффициенты, к1, определяющие вид структуры цифрового фильтра °

Все возможные значения функций

Ср, (Л) и (р (R) (поскольку Я; может принять только два значения О или I, то каждая из этих функций принимает

2 = 64 значений) вычисляются заранее, Числа, считанные из первого и второго блоков 9 и 10 памяти, поступают на первые входы первого и второго сумматоров 11 и 12, на вторые входы которых подается содержимое первого и второго регистров 13 и 14 со сдвигом на один разряд в сторону младших разрядов. Импульсами U (фиг.2ж), подаваемыми на управляющие входы первого и второго регистров 13 и 14, полученные на выходах первого и второго сумматоров 11 и 12 числа S< и S< записываются в первый и вто1 рой регистры 13 и 14. Импульсами U (фиг.2г), подаваемыми на управляющие входы первого, второго, третьего, четвертого, пятого и шестого регистров 1 — 6 сдвига, производится сдвиг в сторону младших разрядов. При этом старшие разряды первого и третьего регистров 1 и 3 сдвига поступают в освободившиеся младшие разряды второго и пятого регистров 2 и 5 сдвига соответственно. После этого из первого и второго блоков 9 и 10 памяти считываются следующие числа, соответствующие новым комбинациям Л

Число таких тактов равно m.

45 50

+ 3 Ьои + ЛБЬн< э

115 й(Комбинация сигналов ) ° 1 6) (j = 0 m-1 †. номер цикла, m — чис- . ло разрядов регистра сдвига) на входе первого мультиплексора 7 представ" ляет собой адрес, по которому из первого и второго блоков 9 и 10 памяти считываются. соответственно значения функций

Ч<(Л) = Ъ, a..o + aoo, + Я аюо +

Ъ ао 94Ьоо1 %6Ь ц (Л) = а,а „+ + а +

В конце -ro цикла отсчеты х

I и x> „ поступают соответственно во второй и пятый регистры 2 и 5 сдвига, а первый, третИй, четвертый и шестой регистры 1,3,4 и 6 сдвига готовы к приему очередных отсчетов в начале следующего цикла. При обработке их старших разрядов в первом основном такте каждого цикла числа первого и втброго блоков 9 и 10 на первые входы первого и второго сумматоров

11 и 12 передаются с противоположным знаком (например, все разряды инвертируются, а на входы переноса в младшие разряды первого и второго сумматоров 11 и 12 подается, единица).

Это осуществляется импульсом U (фиг.2и).

5 1453592 6

В конце 3-го цикла в первом H торых реализовано Мо прямой форме, -, втором регистрах 13 и 14 формируются< описываемых разностными уравнениями: числа

y,„= а,о х,к + а„х„к,+ Ьо< У,к

y„,„ S„= Ц<(Л) +

У2к alp х2к а я х2К 1 Ь<1 У2,к-<

m-1 (p.,(A ) 2

2,<11-1 «< 2(Ло) О01

При а„, = а„,=

a110

=b=0

<о<

У2,К аоО,= 1; а„о = àо; аон

= а ! Ф

a«, = b2, bo«а2, b„„1= b„

Учитывая, что и при подаче в подготовительном такте сигнала U — 1 (фиг.2е) получают звено, описываемое системой разност20 ных уравнений

1 )

l X1k

У2.К-< )1

Л„=(х, х

2,К-< х

1 2Ê- Ф

У2К ао х1к + a1 х, К, + Ь2х2,К-, + а2У<к < + Ъ1Уд,к-< х

Ф 2,К 1 э

X1k < э соответУ1к х<,к-<1

X У2,„

ДОПОЛНИ у2к а х к + а х«к-1+ а2х

35 + Ь, У2„,+ b2Ó22 у< appî х<к аоо1 х<,,к,-, a1,00 x2k+

При а = K„ -1; а, = 1-F2, 101 х 2 К- Ьоо< У1,К-< Ь101 а о<о о<11

У2,k -1

40 а он p I 1 а1оо < 2 1 а1о< 21

У2к а 01р х1 к а 011 х, k-, a<10

+а х +Ь

-О<1 у< К-1 1«У2,К-<

+ Ь а„„= 1 — о<.,;

a„= о . 1, bp K3 1$

Ь 0 ° b1p1 = 0 ° b — K3 и при U = 0

+Ь,„=а„, =а„, а р<р =Ь =0

101 ь Ьо Ь<„ l а ооо аоо, Ь 111 а 11 1 Ь 111 bfi

ИО 1О 1 а „ и при U = 0 (фиг.2е) получают два звена первого порядка, каждое из ко- а а 011 l > 100 I 2 1 101 < к 1

1 1 1 <

ГДЕ Х1< 1Х

< у, — j-e разряды чисел х у х

2,k-< >-1,k 1 ) 2,V- Уа,к-< с твенно „предс тавленных в тельном коде:

<о-< х = — х. + ) х. 2 о

-J е

0 Ill- . 1 "Д уЕ = — Y +,Е у<Е 2

Jc<

После изменения порядка суммирования и элементарных преобразований, получают

Изменяя коэффициенты а, и

Ь; о, можно менять вид разностных уравнений и, соответственно, менять структурную схему цифрового фильтра

Так при из которой после очевидных преобразований получают разностное уравнение, 30 описывающее работу звена второго порядка, реализованного по прямой форме: получают разностное уравнение, описывающее работу звена стандартного волнового цифрового фильтра Фейттвайса на основе параллельного адаптера, в котором о,, Ы и о — коэффициенты параллельного адаптера.

55 При аррр 10

1453592

P =1е а1<о 12 1 1 а !1

Ьоо1 1 Р31

0; ao=0; a

01> а

Оо

= 0 Ь1(= 0

20 а<оо 0 a„o) При а„, = -1, аоо, а„„, =1; а „,= — оо о о

bo«О» b os 0; b«i ао» = 0; а оо а

30 и при U> = 0 (фиг.2е) получают pasностное уравнение, описывающее работу звена стандартного волнового цифрового фильтра Фейттвайса на ocíîве последовательного адаптера, в котором,, P и P> — коэффициенты последовательного адаптера. аоо = 0; а<оо 0; а,о, =о а„о = 0; а<„= Ы., +1; Ьоо, = О;

bÄ,= 0; Ьо1 = О; b«< = о и при U> = О (Фиг. 2е) получают разностное уравнение, описывающее работу звена волнового цифрового фильтра на двухпортовых адаптерах, где М; — коэффициент адаптера.

При аооо 1; аоо, = 11 аорто 01 и при Б = О (фиг. 2е) получают раэностное уравнение, описывающее работу цифрового эквивалента конвектора обобщенной реактивной проводимости с преобразованием тока. аot< =0; а„оо = 0; а„о = О; а„о = 1; a„, = О; Ьоо,= ReZp

Ь,= т 7.,; bÄÄ = XÄZ<

Ь н = — Ке 7 и при Б = О (фиг.2е) получают разностеное уравнение, описывающее работу звена цифрового фильтра с комплексными коэффициентами, где 7. полюс звена фильтра.

При а = o; а, = О;, = +1; ао„=О;аоо=О;ащ=О; ало 0; a«, = — 1; boo О; и при Ц =1 (фиг.2е) получают разностное уравнение, описывающее работу цифрового эквивалента частотно-зависимого отрицательного сопротивления.

При

Г

11-С,.; аоо = 0; а„,=с,;

10 и при U = 0 (фиг.2е) получают разкостное уравнение звена с нормированной ортогональной полиноминальной структурой Грея и Маркела, где

С, — коэффициент звена.

Т

Приа = — — а =О а 0 ооо р . 1 ooi о о °

a„,-О; a„,=О;а„,=0; а«о О; а„„=. 0; Ьоо, = 11

Ьп=1; Ь„=О; Ьц =О и при U> = О (фиг.2е) получают разностное уравнение дискретного интегратора без потерь, где Т,R,х; - пара25 метры интегратора. а оо а 1 а я — о ;; Ьоо=О; и при Б = О (фиг.2е) получают раз35 ностные уравнения, описывающие адаптер волнового цифрового фильтра с правильной лестничной конфигурацией, где р ; — коэффициент адаптера.

40Формула изобретения

Цифровой фильтр, содержащий последовательно соединенные первый регистр сдвига, информационный вход ко4g торого является первым информационным входом цифрового фильтра, и второй регистр сдвига последовательно соединенные первый блок памяти и первый сумматор, а также третий, четб0 вертый и пятый регистры сдвига, о тл и ч а ю шийся тем, что, с целью повышения точности фильтрации путем обеспечения возможности реализации различных структур цифрового

55 фильтра, введены шестой регистр сдвига, первый и второй управляющие входы которого объединены соответственно с первыми и вторыми управляющими входами первого, второго, треть2 1г "г

6ф эаайиЗ гСоставитель Э.Борисов

Редактор H.ßöoëà Техред N.Ходанич Корректор Э.Лончакова

Заказ 7301/55 Тираж 879

Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4!5

Производственно-полиграфическое предприятие, r. Ужгород, ул. Проектная, 4

9 14 его, четвертого и пятого регистров сдвига и являются первым и вторым управляющими входами цифрового фильтра, первый регистр, вход которого соединен с выходом первого сумматора, а выход соединен с информационным входом четвертого регистра сдвига, с вторым входом первого сумматора и является первым выходом цифрового фильтра, последовательно соединенные второй блок памяти, второй сумматор и второй регистр, выход которого соединен с ичформационным входом

1 шестого регистра сдвига, с вторым входом второго сумматора и является вторым выходом цифрового фильтра, первый мультиплексор, первая группа сигнальных входов которого соединена с выходами первого„ второго, третьего, четвертого, пятого и шестого регистров сдвига, вторая группа сигнальных входов является третьими управляющими входами цифрового фильт1 ра, управляющий вход является четвертым управляющим входом цифрового фильтра, а выход соединен с адресными входами первого и второго блоков

53592 10 памяти, информационные входы которых являются соответственно пятым и шестым управляющими входами цифрового

5 фильтра, а входы разрешения записи— соответственно седьмым и восьмым управляющими входами цифрового фильтра, а также второй мультиплексор, первый сигнальный вход которого является вторым информационным входом цифрового фильтра, второй сигнальный вход соединен с вторым выходом шестого регистра сдвига, управляющий вход является девятым управляющим входом цифрового фильтра, а выход соедиенн с информационным входом третьего регистра сдвига, выход которого соединен с информационным входом пятого регистра сдвига, при этом, управляющие входы первого и второго сумматоров являются соответственно десятым и одиннадцатым управляющими входами цифрового фильтра, а первые и вторые управляющие входы первого и второго регистров соответственно объединены и являются двенадцатым и тринадцатым управляющими входами цифрового фильтра.