Устройство для исследования функционального состояния сердечно-сосудистой системы

Устройство для исследования функционального состояния сердечно-сосудистой системы

Иллюстрации

Показать все

Реферат

 

Цель изобретения - повышение достоверности измерения гемодинамических параметров путем уменьшения погрешности измерения , связанной с наличием сердечной аритмии - достигается тем, что с помош,ью коммутатора-распределителя и двухканального блока памяти информация от сцинтилляционного датчика накапливается в течение всего периода сердечного цикла. Одновременно в измерителе длины интервала (счетчике , заполняемом стандартной частотой /i от синхронизатора) определяется число импульсов стандартной частоты f, приходящихся на интервал измерения ДГ. Число интервалов ДГ, на которые разбивается весь период сердечного цикла, определяется экспериментатором заранее. В следующем цикле из ОДНОГО канала блока памяти информация считывается по интервалам ДТ стандартной частотой /2{/2 fi) и заносится в наког питель, а во второй канал памяти записывается информация текущего цикла. Информация , накопленная в накопителе за 250- 300 циклов, может быть считана по каждому интервалу ДГ и усреднена по циклам. 9 ил. S (Л

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

yg4 А61 В6 00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А ВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

IlQ ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР (21) 4107330/28-14 (22) 04.08.86 (46) 30.01.89. Бюл. № 4 (71) Ленинградский институт авиационного приборостроения (72) О. С. Астратов, А. Ю. Гулевитский, О. А. Ковалев, В. В. Леонтьев, В. Н. Молодцов, В. М. Новиков, О. Н. Непочатов, В. П. Руковчук и В. Н. Филатов (53) 615.475 (088.8) (56) Тищенко Ф. М. Диагностическое и лечебное применение радиоактивных изотопов.

Киев: Здоровье, 1976, с. 102. (54) УСТРОЙСТВО ДЛЯ ИССЛЕДОВАНИЯ ФУНКЦИОНАЛЬНОГО СОСТОЯНИЯ

СЕРДЕЧНО-СОСУДИСТОЙ СИСТЕМЫ (57) Цель изобретения — повышение достоверности измерения гемодинамических параметров путем уменьшения погрешности измерения, связанной с наличием сердечной аритИзобретение относится к медицинской технике, а именно к средствам диагностики и контроля нормальной и патологической физиологии сердечно-сосудистой системы.

Цель изобретения — повышение достоверности измерения гемодинамических параметров путем уменьшения погрешности измерения, связанной с наличием сердечной аритмии.

На фиг. 1 представлена структурная схе- 10 ма устройства; на фиг. 2 — эпюры цикла сердечной деятельности; на фиг. 3 — структурная схема синхронизатора; на фиг. 4 -— структурная схема формирователя интервала; на фиг. 5 — структурная схема нако- 5 пителя; на фиг. 6 — структурная схема блока регистрации; на фиг. 7 — структурная схе„„SU„„1454391 А1 мии — достигается тем, что с помощью коммутатора-распределителя и двухканального блока памяти информация от сцинтилляционного датчика накапливается в течение всего периода сердечного цикла. Одновременно в измерителе длины интервала (счетчике, заполняемом стандартной частотой fi от синхронизатора) определяется число импульсов стандартной частоты f, приходящихся на интервал измерения AT. Число интервалов AT, на которые разбивается весь период сердечного цикла, определяется экспериментатором заранее. В следующем цикле из одного канала блока памяти информация считывается по интервалам AT стандартной частотой fgf )fi) и заносится в нако.питель, а во второй канал памяти записывается информация текущего цикла. Информация, накопленная в накопителе за 250—

300 циклов, может быть считана по каж- дому интервалу AT и усреднена по циклам.

9 ил. ма коммутатора-распределителя; на фиг. 8— структурная схема двухканального блока памяти; на фиг. 9 — структурная схема измерителя длины интервала.

Устройство для исследования функционального состояния сердечно-сосудистой системы содержит последовательно соединенные синхронизатор 1, формирователь 2 интервала, накопитель 3 и блок 4 регистрации, а также триггер 5 и счетчик 6 реализаций, входы которых объединены и являются управляющим входом устройства, которым служит выход электрокардиографа, а выход счетчика 6 реализаций соединен с вторым входом блока 4 регистрации. Устройство также содержит коммутатор-распределитель 7, который последовательно соединен с двухканальным блоком 8 памяти, причем первым

1454391

55 входом коммутатора-распределителя 7 является первый выход синхронизатора 1, втор»iM входом — второй выход синхронизап/pa l, третьим входом — выход триггера 5. Второй выход коммутатора-распределителя 7 соединен с вторым входом двухканального блока 8 памяти, третьим входом двухканального блока 8 памяти является выход триггера 5, а четвертый его вход является информационным входом устройства, кот рым служит выход сцинтилляционного датч ка, Выход двухканального блока 8 памят соединен с вторым входом накопителя 3.

Т етий и четвертый выходы коммутаторар спределителя 7 являются первым и вторым в одами измерителя 9 длины интервала, соотв тственно третьим входом измерителя 9 длин11 интервала является выход триггера 5.

Выход измерителя 9 длины интервала являетф вторым входом формирователя 2 интерв ла.

Синхронизатор 1 содержит последоват льно соединенные задающий генератор 10 и делитель 11 частоты, первый и второй в ходы последнего являются первым и вторым выходами синхронизатора 1.

Формирователь 2 интервала содержит с етчик 12, первый вход которого является первым входом формирователя 2 интервала, а выход соединен с первым входом схемы 13 совпадения кодов, выход которой одновременно является выходом формирователя 2 и вторым входом счетчика 12. Вто1 ой вход схемы 13 совпадения кодов являетс вторым входом формирователя 2.

В состав накопителя 3 входят последова1 льно соединенные счетчик 14 информации, мматор 15 и первый элемент 16 памяти, торой вход которого соединен с выходом

I ервого счетчика 17 адреса. Выход первого . 1емента 16 памяти соединен с входом сум атора 15 и является выходом накопителя 3.

Il ервый вход блока 3 является входом пер ого счетчика 17 адреса и вторым входом счетчика 14 информации. Первый вход счетчика 14 информации является вторым входом блока 3.

Блок 4 регистрации состоит из первого р1ндикатора 18 и второго индикатора 19, Входы которых являются соответственно первым и вторым входами блока 4.

Коммутатор-распределитель 7 содержит первый элемент И 20, выход которого соединен с первым входом первого элемен; а ИЛИ 21, второй вход которого соединен с выходом второго элемента И 22. Выход первого элемента ИЛИ 21 является первым выходом блока 7. Первый вход коммутаторараспределителя 7 является первым входом первого элемента И 20 и первым входом третьего элемента И 23. Второй вход блока 7 является первым входом второго элемента

И 22 и первым входом четвертого элемента И 24, первым входом пятого элемента И 25

35 и первым входом шестого элемента И 26.

Третий вход блока 7 является входом первого инвертора 27, вторым входом шестого элемента И 26„вторым входом третьего элемента И 23 и вторым входом второго элемента И 22. Выход первого инвертора 27 является вторым входом элемента И 25, вторым входом четвертого элемента И 24 и вторым входом первого элемента И 20. Первый и второй вход второго элемента ИЛИ 28 соединены соответственно с выходами третьего 23 и четвертого 24 элементов И. Выход второго элемента ИЛИ 28 является вторым выходом блока 7. Третий и четвертый выходы блока 7 являются выходами пятого 25 и шестого 26 элементов И.

Двухканальный блок 8 памяти содержит последовательно соединенные второй счетчик 29 адреса, второй элемент 30 памяти и седьмой элемент И 31. Блок 8 также содержит последовательно соединенные третий счетчик 32 адреса, третий элемент 33 памяти и восьмой элемент И 34. Выход седьмого элемента И 31 является первым входом третьего элемента ИЛИ 35, а второй вход третьего элемента ИЛИ 35 соединен с выходом восьмого элемента И 34. Выход третьего элемента ИЛИ 35 является выходом блока 8.

Первый вход блока 8 является входом второго счетчика 29 адреса, а второй вход блока 8 — — входом третьего счетчика 32 адреса.

Третий вход блока 8 является входом третьего элемента 33 памяти и вторым входом седьмого элемента И 31. Выход второго инвертора 36 является вторым входом второго элемента 30 памяти и вторым входом восьмого элемента И 34. Четвертый вход блока 8 соединен с третьими входами второго 30 и третьего 33 элементов памяти.

Измеритель 9 длины интервала содержит последовательно соединенные первый делитель 37, первый счетчик 38 длительности интервала и первый шинный формирователь 39, а также последовательно соедин нные второй делитель 40, второй счетчик

41 длительности интервала, второй шинный формирователь 42. Выходы первого 39 и второго 42 шинных формирователей обьединены и являются выходом блока 9. Первый вход блока 9 является входом первого делителя 37, второй вход блока 9 является входом второго делителя 40. Блок 9 также содержит третий инвертор 43, вход которого является третьим входом блока 9, третий вход блока 9 также является вторым входом первого шинного формирователя 39. Выход третьего инвертора 43 является вторым входом второго шинного формирователя 42.

Устройство работает следующим образом.

Электроды электрокардиографа накладывают на пациента, устанавливают радиоизмерительный датчик, например сцинтилляционный датчик, на передней стенке грудной клетки человека в области сердца. Затем

1454391 внутривенно вводят радиоактивный индикатор, например, альбуцин человеческой сыворотки, меченный, например радиоактивным йодом Ji, и после полного перемешивания его в крови осуществляют запуск устройства. В синхронизаторе 1 задающий генератор 10 непрерывно генерирует прямоугольные импульсы, которые подаются на делитель 11 частоты и с него снимаются две последовательности импульсов fi и f>, соответственно с первого и второго выхода синхронизатора 1, причем с первого выхода последовательность fi имеет большую частоту следования, чем с второго выхода (т: е. fi)

f ). Оба сигнала поступают соответственно на первый и второй входы коммутаторараспределителя 7. На третий вход коммутатора-распределителя 7 поступает управляющий сигнал с триггера 5, который работает в счетном режиме. На вход триггера 5 подается сигнал с управляющего входа устройства. Данный сигнал представляет собой последовательность импульсов, поступающих с электрокардиографа и несущих информацию о начале сердечного цикла. В коммутаторераспределителе 7 из сигналов, поступающих от синхронизатора 1 в зависимости от состояния («О» или «1») триггера 5, которое меняется на противоположное с каждым тактом работы сердца, происходит коммутация импульсных сигналов fi u fz по четырем выходам блока 7. В первый (условно) или нечетный период работы сердца на первый выход коммутатора-распределителя 7 проходит с его входа сигнал с частотой, а на второй выход — сигнал с частотоA fi, во второй (условно-четный) цикл работы сердца — наоборот. На третий выход коммутатора 7 в нечетный такт проходит сигнал с первого входа блока 7 с частотой fq, а в четный такт — третий выход блока 7 блокируется. Аналогично, на четвертом выходе блока 7 в четный такт работы сердца присутствует сигнал с частотой fq, а в нечетный такт этот выход блокируется. Из работы двухканального блока 8 памяти и измерителя 9 длины интервала видно, для чего используется такая коммутация частот fi и f>.

Рассмотрим работу двухканального блока 8 памяти. Четвертый вход блока 8 является информационным входным устройством.

Этим входом могут быть выход сцинтилляционного датчика, который выдает сигнал на своем выходе в виде импульсов, частота следования которых (количество импульсов в единицу времени) зависит, в свою очередь, от количества радиоизотопов, находящихся в крови человека под местом установки датчика на теле человека. В этом случае объем крови под местом установки датчика будет пропорционален количеству радиоизотопов, регистрируемому датчиком и, следовательно, частоте импульсов на информационном входе устройства, с которым связан четвертый вход двухканального блока 8 памяти.

Рассмотрим работу двухканального блока

8 памяти в нечетный цикл работы сердца.

В этом случае на первый вход блока 8 с первого выхода коммутатора-распределителя

7 поступает тактовая частота fz. Первый вход двухканального блока 8 памяти является входом второго счетчика 29 адреса и в соответствии с частотой fg, поступающей по этому входу, происходит перебор адресов на втором элементе 30 памяти. Одновременно с триггера 5 на третий вход блока 8 поступает сигнал, который проходит на второй вход второго элемента 30 памяти через инвертор 36 и является сигналом разрешения записи для второго элемента 30 памяти.

Таким образом, информация, поступающая с информационного входа устройства на четвертый вход блока 8, записывается во второй элемент 30 памяти со строгой привязкой к времени своего прихода, относи20 тельно начала серде,ного цикла, определяемого номером адреса, соответствующего количеству импульсов частоты f> от начала сердечного цикла. Сигнал по третьему входу блока 8 (с триггера 5) запрещает прохождение записываемой информации на выход блока 8, так как он подается на второй вход седьмого элемента И 31, на. первый вход которого подается сигнал с выхода второго элемента 30 памя"и. В этот же период (нечетный цикл работы сердца) на второй вход блока 8 с коммутатора-распределителя 7 поступает частота fi. Этот вход является входом третьего счетчика 32 адреса, который перебирает адреса третьего элемента 33 памяти. С третьего входа блока 8 на второй вход третьего элемента 33 памяти поступает

З5- сигнал с выхода триггера 5, являющийся сигналом считывания, и одновременно этот же сигнал, инвертированный в инверторе 36, поступает на второй вход восьмого элемента И 34, разрешая информации с выхода третьего элемента ЗЗ памяти пройти на вы40 ход блока 8 через третий элемент ИЛИ 35.

Таким образом, в нечетный цикл работы сердца на втором элементе 30 памяти происходит запись текущей информации с информационного входа устройства, поступаю45 щей на четвертый вход блока 8, а с третьего элемента 33 памяти происходит считывание информации, записанной в предыдущем цикле сердечной деятельности. Причем считывание происходит с частотоA fi, большей, чем частота записи текущей информации, что дает возможность провести необходимую обработку информации предыдущего цикла и к моменту следующего цикла быть готовым для принятия новой информации. Соответственно, при четном цикле работы сердца на первый вход блока 8 поступает часто55 та fi с блока 7, на второй вход блока 8— частота f, и происходит считывание записанной информации предыдущего цикла сердечной деятельности с второго элемента 30

1454391

50

55 памяти, а запись текущей ведется на третьем элементе ЗЗ памяти. Теперь необходиМо информацию, полученную за предыдущий цикл работы сердца, разбить на определенное число интервалов, а именно разделить временной отрезок одного цикла на определенное количество временных интервалов Т, дающих достаточную точность для правильной диагностики работы сердца, и подчитать количество импульсов, пришедших с цинтилляционного датчика, и таким образом

r олучить в конечном счете информацию о мгновенных значениях объема крови под адиометрическим датчиком (например, об бъеме крови в желудочке серца) на всем протяжении сердечного цикла. Для уменьше«1ия погрешности и для набора достоверНости статистики полученные значения по аждому из интервалов AT накапливаются в ечение заданного числа реализаций. Измеение длины интервала разбиения AT цикла аботы сердца при обработке каждого цик а происходит в блоке 9.

Рассмотрим работу измерителя 9 длины нтервала во время нечетного цикла работы ердца. На первый вход блока 9 с третьего

ыхода коммутатора-распределителя 7 потупает сигнал с частотой f, одновременно акой же сигнал поступает в блок 8 на второй элемент 30 памяти для записи текущей информации. Первый вход блока 9 явля тся входом первого делителя 37. Первый делитель делит частоту fz на число, равное числу интервалов AT, на которое разбиваетя цикл сердечной деятельности T. С выхода ервого делителя 37 поделенная частота потупает на вход первого счетчика 38 длиельности интервала. В течение всего цикла аботы сердца первый счетчик 38 длительости интервала подсчитывает число им(пульсов с выхода первого делителя 37 часготы . Это и будет число импульсов частоты fz в одном интервале AT. На третий вход блока 9 поступает сигнал с выхода триггера 5, он поступает на второй вход первого шинного формирователя 39 и запрещает проход информации с первого счетчика 38 длительности интервала на выход блока 9. Когда начинается четный цикл работы сердца, триггер 5 перебрасывается в противоположное состояние и на втором входе первого шинного формирователя 39 появляется сигнал, разрешающий проход информации с первого счетчика 38 длительности интервала на выход измерителя 9 длины интервала.

На счетчике остается число импульсов приходящихся на один интервал AT, так как прекращается подача частоты f на первый вход блока 9 с выхода коммутатора-распределителя 7. Аналогично работает второй счетчик 41 длительности интервала, но в четный цикл работы сердца он считает, а в нечетный — его выход через второй шинный формирователь 42 подключен к выходу блока 9, так как с коммутатора-распредели5

40 теля 7 частоты f<, на вход второго делителя 40 (второй вход блока 9) подается в четный цикл работы сердца, а сигнал с триггера 5 поступает на второй вход второго шинного формирователя 42 не прямо, как на первый шинный формирователь 39, а через инвертор

43. Информация о длительности интервала в данном цикле сердечной деятельности с выхода блока 9 поступает на второй вход формирователя 2 интервала. Второй вход блока 2 является вторым входом схемы 13 совпадения кодов. На первый вход блока 2 (вход счетчика 12) поступает частота fr с первого выхода синхронизатора 1. Выход счетчика 12 является первым входом схемы 13 совпадения кодов. Счетчик 12 считает импульсы частота" fr одновременно с перебором адресов во втором 30 либо третьем 33 элементах памяти блока 8. Когда счетчик 12 досчитает до числа, которое в данный цикл работы сердца выдается с выхода блока 9, схема 13 совпадения кодов вырабатывает сигнал совпадения, свидетельствующий о том, что из блока 8 считана информация одного интервала. Этот сигнал пройдет на выход формирователя 2 интервала и одновременно поступит на второй вход счетчика 12, произведя его обнуление. Затем цикл формирования интервала повторится.

Теперь рассмотрим работу накопителя 3.

На первый вход накопителя 3 поступает сигнал с выхода формирователя 2 интервала.

На второй вход накопителя 3 поступает информация с выхода двухканального блока 8 памяти (т. е. на первый вход счетчика 14 информации). Счетчик 14 информации подсчитывает количество импульсов, пришедших в течение этого интервала с информационного входа устройства и считываемых в данный момент с второго 30 или третьего 33 элемента памяти двухканального блока 8 памяти. По сигналу с выхода блока 2 информация о подсчитанном числе импульсов появляется на выходе счетчика 14 информации и поступает на первый вход сумматора 15.

На второй вход сумматора 15 поступает информация о числе накопленных импульсов данного интервала с первого элемента 16 памяти, полученная сумма с выхода сумматора 15 поступает на первый элемент 16 памяти и заносится на место изъятой информации по данному интервалу. Смена адреса первого элемента 16 памяти производится первым счетчиком !7 адреса, входом которого является выход формирователя 2 интервала. Информация с накопителя 3 поступает на первый вход блока 4 регистрации, где производится ее индикация на индикаторе 18. На второй вход блока 4 регистрации поступает информация со счетчика 6 реализаций, входом же блока 6 является управляющий вход устройства и счетчик 6 реализаций ведет подсчет количества сердечный циклов, за которые накоплена информа1454391

10 ция о деятельности сердца. Данные счетчика 6 реализаций отображаются на индикаторе 19.

Таким образом, устройство позволяет точно определить как момент наступления диастолы, так и интервал измерения AT, длина которого зависит от длительности текущего цикла работы сердца. Это позволяет исключить влияние сердечной аритмии на процесс измерения и повышает достоверность измеренной информации. Кроме того, за счет того, что в устрОйство введет накопитель, появилась возможность для статистической обработки поступающей информации, т. е. в процессе эксперимента по каждому из интервалов копится информация за конечное число реализаций, задаваемое оператором. Последующее усреднение может быть выполнено как оператором, если блок регистрации выполнен как два индикатора, и собственно в блоке регистрации, если он будет реализован как арифметическое устройство, выполняющее последовательное деление накопленной информации на число реализаций, и индикатор, отображающий результат усреднения. Кроме того, устройство дает и дополнительный эффект, заключающийся в том, что измеряется входная информация не только в двух точках сердечного цикла систоле и диастоле, а на всем цикле Т деятельности сердца, разбитом на конечное число измерительных интервалов AT, перекрывающих весь цикл T. Это дает возможность строить полную гистограмму работы сердца, что повышает диагностические возможности устройства.

Формула изобретения

Устройство для исследования функционального состояния сердечно-сосудистой системы, содержащее последовательно соединенные синхронизатор и формирователь интервала, триггер и счетчик реализаций, входы которых объединены и являются. управляющим входом устройства, и блок регистрации, причем выход счетчика реализаций соединен с входом блока регистрации, отличающееся тем, что, с целью повышения достоверности измерения гемодинамических параметров путем уменьшения погрешности измерения, связанной с наличием сердечной аритмии, в устройство введены последовательно соединенные коммутатор-распределитель, двухканальный блок памяти и накопитель, причем первый и второй входы коммутатора-распределителя соединены соответственно с первым и вторым выходами синхро20 низатора, а второй выход — с вторым входом двухканального блока памяти, выход формирователя интервала соединен с вторым входом накопителя, выход которого соединен со вторым входом блока регистрации, измеритель длины интервала, первый и второй входы которого соединены соответственно с третьим и четвертым выходами коммутатора-распределителя, третий вход — с третьими входами коммутатора-распределителя и двухканального блока памяти и с выходом триггера, 11 а выход соединен с вторым входом формирователя интервала, четвертый вход двухканального блока памяти является информационным входом устройства.

1454391

Гистпграмиц рсзультцгпс3 п5рабс пка

Рог. 2

1454391

1454391

Дцг. 9

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж вЂ” 35, Раушская наб., д. 4/5

Производственно-издательский комбинат «Патент», г. Ужгород, ул. Гагарина, 101

Редактор М. Бандура

Заказ 7371/7 фиг. 8

Составитель М. Галамага

Техр ед И. Верес Корректор Л. Пилипенко

Тираж 644 Подписное