Множительное устройство

Иллюстрации

Показать все

Реферат

 

Изобретение относится к области автоматики и вычислительной техники. Цель изобретения - повышение точности умножения и расширение диапазона изменения выходного сигнала. Множительное устройство содержит первый преобразователь 1 напряжения в частоту, преобразователь 2 периода в код, генератор 3 импульсов и второй преобразователь 8 напряжения в частоту, выполненный на интеграторе 4, пороговом блоке 5, формирователе 6 импульсов обратной связи и управляемом делителе 7 частоты. Принцип .действия устройства основан на преобразовании первого входного напряжения в частоту следования ш пульсов, формировании кода, пропорционального периоду следования полученных импульсов , и формировании выходных импульсов , частота следования .которых прямо пропорциональна второму входному напряжению и обратно пропорциональна коду периода следования импульсов первой частоты. Повышение точности и расширение динамического диапазона достигаются за счет исключения методической погрешности, связанной с пропусками информации при гиперболическом преобразовании периода синхронизации работы преобразователен 1, 2 напряжения в частоту и периода в код, а также введением управления работой второго преобразователя В от преобразователя 2. 1 з.п. ф-лы, 6 ил. (Л

союз советсних социАлистичесних

РЕСПУБЛИН цц g G 06 G 7/161

ОПИСАНИЕ N3QEP

H Д ВТОРСНОМЪ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ пО изОБРетениям и ОткРцтиям пРи Гкнт сссР (21) 4236260/24-24 (22) 27.04.87 (46) 07.02.89.; Бюл. В 5 (71) Новосибирский электротехнический институт (72) М.И.Ломовцев (53) 681.335(088.8) (56) Зая ка ФРГ В 2919694, кл. С 01 К 11/00, опублик. 1985.

Авторское свидетельство СССР

Ф 1103246, кл. С 06 С 7/161, 1982. (54) МНОЖИТЕЛЬНОЕ УСТРОЙСТВО (57) Изобретение относится к области автоматики и вычислительной техники.

Цель изобретения - повышение точЪ ности умножения и расширение диапазона изменения выходного сигнала.

Множительное устройство содержит первый преобразователь 1 напряжения в частоту, преобразователь 2 периода .а код, генератор 3 импульсов и второй преобразователь 8 напряжения в частоту, выполненный на интеграторе

ÄÄSUÄÄ 3456972 А1

4, пороговом блоке 5, формирователе

6 импульсов обратной связи и управляемом делителе 7 частоты. Принцип действия устройства основан на преобразовании первого входного напряжения в частоту следования импульсов, формированчи кода, пропорционального периоду следования полученных импульсов, и формирований выходных импульсов, частота следования которых прямо пропорциональна второму входному напряжению и обратно нропорциональна коду периода слецования импульсов первой частоты. Повышение точности и расширение динамического диапазона достигаются за счет исклю- g чения методической погрешности, связанной с пропусками информации при гиперболическом преобразовании периода синхронизации работы преобразова- телей 1, 2 напряжения в частоту и периода в код, а также введением управления работой второго преобразователя 8 ат преобразователя 2. 1 з.п. ф-лы, 6 ил.

1456972 (1) 45

f1 = S1U199 где S — коэффициент преобразования

ПНЧ 1;

U — напряжение на входе ПНЧ 1. .-ПНЧ 1 может быть выполнен, например, по схеме интегратора с импульс ной обратной связью, работающего в тактируемом режиме, и содержать интег" ратор 9, компаратор 10 напряжения, триггер 11, переключатель 12, счетчик

13 и элемент И 14 (фиг. 3).

Напряжение U „ интегрируется до достижения напряжением на выходе интегратора 9 уровня Е „„. По,фронту

Изобретение относится к автоматике и вычислительной технике, в частности к устройствам умножения аналоговых сигналов с представлением результата в виде частоты следования импульсов, и может быть использовано, например, для построения счетчиков электрической энергии постоянного тока, 16

Целью изобретения является повышение точности умножения и расширение диапазона изменения выходного сигнала.

На фиг. 1 приведена функциональi ная схема множительного устройства, на фиг. 2 — временные диаграммы, поясняющие его работу, на фиг. 3-6— примеры выполнения входящих в состав множительного устройства функционал1- 20 ных элементов.

Множительное устройство (фиг, 1) содержит первый преобразователь 1 напряжения в частоту (ПНЧ), преобразователь 2 периода в код (ППК), гене 25 ратор 3 импульсов, интегратор 4, пороговый блок 5, формирователь 6 импульсов обратной связи (ФИОС) и управляемый делитель 7 частоты (УДЧ)..

Интегратор 4, блок 5, ФИОС б и 30

УДЧ 7 образуют второй преобразователь

8 напряжения в частоту, информационным входом которого является неинвер-i тирующий вход интегратора 4, а выходом выход управляемого делителя 35

Ъ

7, частота f на выходе которого прямо пропорциональна входному напряжению П 1 и обратно пропорциональна величине, код которой поступает на управляющий вход делителя 7.

ПНЧ 1 (фиг. 3) формирует последовательность импульсов, частота которых

1 U1

Т, Е „.m„T, (2) где Е, m, Т, — вольт-секундная площадь импульса обратной связи прямоугольной формы.

Период Т, следования импульсов на выходе ПНЧ 1 кодируется.преобразователем 2, который может быть выполнен, например, по схеме, реализующей счетно-импульсный период измерения временных интервалов (фиг.4), содержащей счетчик 15 импульсов, регистр 16, формирователь 17 импульсов установки счетчика 15 в нулевое состояние, а также триггеры 18 и 19.

Формирователь 17 выполнен на элементах HE и ИЛИ и RC-цепочке.

Тактовые импульсы с первого выхо да генератора 3 подсчитываются счетчиком 15. По фронту импульса с выхода ПНЧ 1 код числа, записанного в счетчике 15, заносится в регистр 16, тактового импульса, первого после срабатывания компаратора 10 напряжения, триггер 11 переключается в единичное состояние и на инверсный вход интегратора 9 через переключатель 12 поступает опорное напряжение Е«, которое интегрируется совместно с входным напряжением в течение времени t„ = m, T„,, где Т„ — период следования тактовых импульсов на первом выходе генератора 3 импульсов, m, — емкость счетчика 13, определяющая длительность импульса обратной связи ПНЧ 1. В течение импульса обратной связи прохождение тактовых импульсов на С-вход триггера 11 зап-,,рещается сигналом с его инверсного выхода. Возвращение триггера 11 в нулевое состояние осуществляется по установочному входу сигналом с выхо,да счетчика 13. По окончании импульса обратной связи вновь интегрируется входное напряжение до достижения напряжением на выходе интегратора 9 уровня Е gn

Из условия равенства приращений напряжения на выходе интегратора 9 при интегрировании напряжения U a течение и, периодов Т, тактовой частоты и интегрировании разности (E,- U ) в течение импульса обратной связи получаем функцию преобразования ПНЧ 1 (фиг. 3) в виде

Т „= (т „+ Il ) Т,„= Н, Т„. (3) Интегратор 4 (фиг. 1) интегрирует g0 напряжение U<, поступающее íà его прямой (неинвертирующий) вход, либо разность .напряжений (Пg — Е ), где Š— напряжение на первом выходе ФЙОС 6, поступающее на инвертирующий вход интегратора 4. Напряжение на выходе интегратора 4 изменяется в пределах, ограниченных величинами. пороговых напряжений Е„, и (фиг. 2а).

Интегратор 4 может быть построен аналогично -интегратору 9, а пороговый блок 5 — в виде двух компараторов 20 и 21 напряжения. Выходы компараторов 20 и 21 являются соответственно первым и вторым выходами порогового блока 5. Сигнал "Лог. 1" на первом выходе блока 5 формируется при превышении напряжением на выходе интегратора 4 уровня Е„,, а на втором — при уменьшении ниже уровня

Ег,„ (фиг. 2 б, в).

Формирователь 6 импульсов обратной связи, тактируемый импульсами с второго выхода генератора 3 с частотой f, вырабатывает импульсы обратной связи прямоугольной формы, длительность которых в каждом из частных циклов интегрирования опреде40

3 14569 после чего импульсом с вьгхода формирователя 17 счетчик 15 устанавливается в нулевое состояние. Выходы регистра 16 являются кодовыми выхо 1 дами преобразователя 2.

При уменьшении напряжения U период Т„ увеличивается. Когда емкость счетчика 15 становится недостаточной для достоверного преобразования вход- 10 ного периода в код, триггеры 18 и 19 сигналом с выхода "Перенос" счетчика

15 устанавливаются в состояние

"Лог. 1". На выходе триггера 18 сигнал "Лог. 1" сохраняется до окончания преобразуемого периода, а на выходе триггера 19, являющемся выходом

"Переполнение" ППК 2, — до получения первого достоверного результата преобразования. 20

Синхронно тактируемый режим работы ПНЧ 1 и ППК 2 позволяет исключить погрешность преобразования временного интервала в код, поскольку каждый из периодов Т, содержит целое число 25 периодов Т, генератора 3 импульсов

72

4 ляется сигналами с выходов блока 5 и управляемого делителя 7 и составляет целое число m, периодов Т, тактовой частоты: f > = m . Т . На втором выходе ФИОС 6 импульсы имеют амплитуду Е,, а на первом — уровень

"Лог. 1" (фиг. 2 r, д).

ФИОС 6 может быть выполнен, наггример, по схеме фиг. 5, содержащей триггеры 22 и 23, элемент ?4 запрета, переключатель 25 и шину опорного напряжения Е

Начало каждого из импульсов обратной связи, совпадает с фронтом тактового импульса, первого после превышения напряжением на выходе интегратора 4 уровня Е „, и появления сигнала Лог. 1" на первом выходе порогового блока 5, по которому триггер 22 устанавливается в состояние "Лог. 1" и опорное напряжение

Е „ коммутируется переключателем 25

Г. на второй выход ФИОС 6, а элемент

24 запрещает прохождение тактовых импульсов на тактовьгй вход триггера

22. Импульс обратной связи заканчивается в момент установления триггера 22 в нулевое состояние сигналом с выхода триггера 23, который устанавливается в состояние "Лог. 1" по

Ьоонту тактового импульса, первого после уменьшения напряжения на выходе интегратора 4 ниже уровня Е и появления сигнала "Лог. Г на втором выходе порогового блока 5, либо сигналом с выхода делителя 7 частоты, поступающим на установочный вход триггера 23.

Управляемый делитель 7 частоты вырабатывает один счетный импульс при выполнении условия к й„2 е,. =и,, (4)

) с1

К где

) с к

= Т, . ш . — суммарная длительность г; импульсов обратной связи,чормируемых в течение периода Т (фиг. 2);

k = 1,2,3,...

Управляемый делитель 7 может быть выполнен, например, по схеме фиг.ба, содержащей счетчик 26 импульсов,схему 27 сравнения кодов (ССК), инвертор 28 и логический элемент 29 КПИ-НЕ, 1456972 где

+ том равенства Тг

С уче к

+ tg жейие (5

П2 f02 гг

Ео Eî< (6) нн (цг) 4 < Ог г ми!1(1.

Ф!

Счетчик 26 подсчитывает тактовые импульсы с частотой fo при наличии на его управляющем входе "Paspeшение" сигнала "Лог. 1" по спаду импульса на выходе А В ССК 27, формирующемуся как при выполнении условия (4),так и при его пропуске (в случае скачкообразного изменения напряжения U, и соответствующего 10 ему изменения значения кода N„ что позволяет исключить сбой в работе множительного устройства) на выходе инвертора 28 вырабатывается импульс, устанавливающий счетчик 26 в нулевое 15 состояние. Такой же импульс формиру"ется на выходе элемента 29, первый вход которого вместе с входом инвертора, 28 подключен к выходу А > В

ССК 27, а второй служит входом бло- 20 кировки управляемого делителя 7 частоты. При появлении сигнала "Переполнение" на выходе ППК 2 счетные импульсы на выходе- делителя 7 частоты не формируются. 25

Управляемый делитель 7 частоты может быть выполнен по упрощенной схеме на основе вычитающего счетчика

30 с предварительной установкой кода, выход "Заем" которого соединен ЗО с входом одновибратора 31 (фиг. бб), выполненного на триггере 32 и элементе ИЛИ-НЕ 33.

Триггер 32 устанавливается в единичное состояние импульсом с выхода 35

"Заем" счетчика 30, а в нулевое — по! фронту управляющего импульса "Разрешение" с первого выхода формирователя, 6 при отсутствии сигнала "Лог. 1" на

D-входе триггера 32, являющемся вхо- 40 дом блокировки делителя ?. По фронту импульса на прямом выходе триггера

32 логический элемент ИЛИ-НЕ .33 формирует счетный импульс, длительность которого определяется величинами 45 сопротивления резистора и емкости конденсатора одновибратора 31, Импульсы на выходах триггера 32 фронтом (спадом) совпадают с окончанием периода Т„ (фиг. 2а).

Генератор 3 формирует две последовательности тактовых импульсов, причем фронты импульсов на первом и втором выходах не совпадают по времени.

Алгебраическая сумма приращений напряжения на выходе интегратора 4 эа период Т! (фиг. 2а) равна нулю —, t,, =0 (5)

1= )а! постоянная времени интегратора, суммарное за период Тг время интегрирования напряжения 02, суммарное за период Т время интегрирования разности напряжений (Бг — Е 2 ) (суммарная длительность импульсов обратной связи эа периодТ). и условий (2) и (3) выра) преобраэуется к виду

Таким образом, частота следования импульсов на выходе устройства пропорциональна произведению напряжений на первом и втором входах устройства.

Рассмотренное множительное устройство обеспечивает умножение беэ методической погрешности за счет пропусков информации напряжений 0

m, + . m1 E 112 „+

Ш! Е, 1, где r - число двоичных

m„+ 1 разрядов. кодов ППК 2 и делителя 7, которое может быть выбрано сколь угодно большим для обеспечения необП1маvt ходимого отношения a(—

U 1 MlA«!

2 — 1

m + 1

Так, например рае при

r = 12 и ш . = 2 = 32 d = 124, что является достаточным для большинства практических случаев °

Максимальное значение частоты на выходе множительного устройства

0

2 ма! с при U1 = U1%a«, и

U2 мс

Минимальное значение частоты на выходе множительного устройства составляет

I множительное устройство, содер- 15 жащее первый и второй преобразователи напряжения в частоту, информационные входы которого являются соответственно входами задания первого и второго сомножителей устройства, о т- 2О л и ч а ю щ е е с я тем, что, с целью повышения точности умножения в расширенном диапазоне изменения сигналов сомножителей, в него введены дополнительно генератор импульсов и 25 преобразователь периода в код, а второй преобразователь напряжения в частоту содержит интегратор, пороговый блок, формирователь импульсов обратной связи и управляемый делитель ЗО частоты, при этом первый преобразователь напряжения в частоту соединен тактовым входом с первым выходом генератора импульсов, а выходом — с информационным входом преобразователя периода в код, подключенного тактовым входом к первому выходу генератора импульсов, и информационныи выходом и выходом переполнения — к управляющему входу и входу блокировки 4О выходных импульсов управляемого делителя частоты соответственно, выход которого является выходом устройства и соединен с входом приведения в исходное состояние формирователя 45 импульсов обратной связи, подключен7 145б9

Возможность задания с высокой точностью значений Е,, Е„ и f., а также независимость результата умножения от параметров резисторов икон5 денсаторов, входящих в состав интеграторов 4 и 9, обеспечивает возможность достижения высокой точности, температурной и долговременной стабильности множительного устройства. 10

Формула изобретения

72

8 ного стробирующим входом к второму выходу генератора импульсов и счетному входу управляемого делителя частоты, первым и вторым информационными входами — к первому и второму выходам порогового блока, первым выходом — к входу разрешения счета управляемого делителя частоты, а вторым выходом — к инвертирующему входу интегратора, выход которого соединен с информационным входом порогового блока, а неиявертирующий вход интегратора является информационным входом второго преобразователя напряжения в частоту.

2. Устройство по п. 1, о т л и— ч а ю щ е е с я тем, что формирователь импульсов обратнбй связи содержит элемент запрета, два триггера и переключатель, причем элемент запрета подключен выходом к тактовому входу первого триггера, входом запрета — к стробирующему входу формиррва-. теля импульсов обратной связи и тактовому входу второго триггера, а сигнальным входом — к выходу первого триггера, первому выходу формирователя импульсов обратной связи и управляющему входу переключателя, сигнальные входы которого соединены с шиной ввода опорного напряжения и шиной нулевого потенциала устройства, а вы-. ход — с вторым выходом формирователя импульсов обратной связи, при этом первый триггер подключен информационным входом к первому информационному входу формирователя импульсов обратной связи, а входом обнуления — к выходу второго триггера, информационный вход и вход установки в единичное состояние которого соединены с .вторым информационным входом и входом приведения в исходное состояние формирователя импульсов обратной связи соответственно.

1456972

1456972 а

Составитель С.Казинов

Техред М.Ходанич Корректор H.ÃóH Ko

Редактор С.Пекарь

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, ая 4

Заказ 7490/48 Тираж 667 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5