Устройство для воспроизведения звуковых сообщений

Устройство для воспроизведения звуковых сообщений

Иллюстрации

Показать все

Реферат

 

Устройство для воспроизведения , звуковых сообщений содержит блок 13 памяти данных, накопленных с сокращенной избыточностью, два процессора 1 и 12, электронные часы 2, блок 14 гальваническор развязки, цифроаналоговый преобразователь 15, фильтр нижних частот 16 и выходной усилитель 17. Первый процессор управляет компиляцией фрагментов звуковых сообщений в заданные моменты времени, отсчитываемые элек тронными часами, второй считывает фрагменты из блока памяти и восстанавливает формат радиовещательных сигналов. 1 ил. (Л 4ik сл о

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН

„„SU„„1456991

А1! ба 4 G 10 Ь 5/02

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Вход Внешне

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТНРЦТИЯМ

ПРИ ГКНТ СССР

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (2! ) 4144588/24-10 (22) 24.09.86 (46) 07.02.89. Бюл. 11 - 5 (71) Всесоюзный научно-исследовательский институт телевидения и радиовещания и Специальное конструкторское бюро вычислительной техники Института кибернетики АН ЭССР (72) А.С. Городников, М.К. Михкла и Т.Н. Taro (53) 534.78(088.8) (56) Патент США Р 4449232, кл. 38151, опублик. 1 984. (54) УСТРОЙСТВО ДЛЯ ВОСПРОИЗВЕЦЕНИЯ

ЗВУКОВЫХ СООБЩЕНИЙ (57) Устройство для воспроизведения ! звуковых сообщений содержит блок 13 памяти данных, накопленных с сокращенной избыточностью, два процессора 1 и 12, электронные часы 2, блок

14 гальванической развязки, цифроаналоговый преобразователь 15, фильтр нижних частот 16 и выходной усилитель !7. Первый процессор управляет компиляцией фрагментов звуковых сообщений в заданные моменты времени, отсчитываемые электронными часами, второй считывает фрагменты из 6лока памяти и восстанавливает формат радиовещательных сигналов. 1 ил.

1456991

Изобретение относится к звуковой информатике, в частности к технике программируемого воспроизведения речевых, музыкальных и прочих звуковых сигналов, накопленных в форме цифро5 вых данных с сокращенной избыточностью в твердотельной памяти.

Цель изобретения — повышение качества воспроизведения компилируемых звуковых сообщений.

На чертеже приведена структурная схема устройства воспроизведения звуковых сообщений.

Устройство содержит управляющий 15 микропроцессор 1 с входом внешних команд, электронные часы 2, двунаправленные шины 3 и 4 команд и данных управляющего микропроцессора, генератор 5 адресов, счетчик 6 бай- 20 тов, детектор 7 логического нуля, формирователь 8 команд, преобразова-тель 9 формата данных, постоянное запоминающее устройство 10, выходной регистр 11, процессор 12 преобразова- 25 ния формата, блок 13 памяти данных, накопленных с сокращенной избыточностью, блок 14 гальванической развязки, цифроаналоговый преобразователь 15, фильтр 16 нижних частот и 3Q выходной усилитель 17.

Входом устройства является вход внешних команд управляющего микропроцессора 1, соединенного с электронными часами 2, а выходом — выходной усилитель 17, соединенный с выходом процессора 12 преобразования формата через блок 14 гальванической развяз ки, цифроаналоговый преобразователь

15 и фильтр 16 нижних частот.

Шины 3 и 4 команд и данных кроме управляющего микропроцессора 1 соединены также с элементами схемы, входящими в процессор 12 преобразования 45 формата.

Генератор 5 адресов процессора преобразования формата соединен выходом с адресным входом блока 13 памяти данных, накопленных с сокращенной избыточностью, а информационные выходы этого блока соединены с первыми входами преобразователя формата. Вторые входы преобразователя 9 формата данных соединены с соответствующими выходами пастояннага запоминающего устройства 10, выходы преобразователя 9 формата данных соединены через

4 выходной регистр 11 и блок 14 галйваническай развязки с входами цифроаналогового преобразователя 15.

Формирователь команд процессора 12 преобразования формата, связанный с преобразователем 9 формата данных через постоянное запоминающее устройство 10, которое также связано с входом управления выводом данных из блока 13 памяти данных, связан с шинами

3 и 4 управляющего микропроцессора 1 через счетчик 6 байтов и детектор

7 логического нуля, соединенные последовательно.

Внешние команды, поступающие на соответствующий вход управляющего микропроцессора, согласно коду реального времени, считываемому иэ электронных часов 2, преобразуются управляющим процессором в таблицы команд и выходных данных, передаваемых шинами 3 и 4.

Процессором 12 преобразования формата данных эти таблицы преобразуются в адреса начал и концов фрагментов компилируемых сообщений, считываемых в сжатом виде из блока памяти данных. Считанные и преобразованные в преобразователе 9 формата данных сообщения через выходной регистр 11 выводятся из процессора преобразования формата и после дальнейших преобразований блоками 14-17 поступают на выход устройства воспроизведения звуковых сообщений.

Описанная совокупность преобраэо— ваний команд и данных двухпроцессор" ной цифровой системой компиляции звуковых сообщений позволяет автоматизировать передачу стандартных, часто повторяющихся речевых, музыкальных, измерительных звуковых сигналов в радиовещании, телевидении и других электронных системах массовой информации и коммуникации.

Формула изобретения

Ус трой ство для ва с произведения звуковых сообщений, содержащее управляющий микропроцессор, имеющий входные шины внешних команд, подключенные к выходу электронных часов, блок памяти данных, последовательно соединенные цифроаналоговый преобразователь, фильтр нижних частот и выходной усилитель, подключенный выходом к выходной шине устройства, а т л ич ающе е с я тем, чта, с целью повышения качества воспроизведения

1456991

Составитель В. Махонин

Редактор С. Пекарь Техред Л.Олийнык Корректор H. .Гунько

Заказ 7554/49 Тираж 343 Подписное

BHN(GI Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Прои .3РОлс Г!Зе!(н ) — пол -1гpлфическое предприятие Г . ужГQp )д, у.t .: роt ктпа я компилируемых звуковых сообщений, в него введены последовательно соединенные процессор преобразования формата данных и блок гальванической развязки, подключенный выходом к входу цифроаналогового преобразователя, процессор преобразования формата данных выполнен в виде преобразователя формата данных, управляющего постоянного запоминающего устройства, выходного регистра, генератора адресов, счетчика байтов, логического детектора и формирователя команд, при этом генератор адресов, счетчик байтов и формирователь команд соединены входами через двунаправленные шины команд и данных с управляющим микропроцессором, счетчик байтов выходом подключен по двунаправленной шине через логический детектор к второму входу формирователя команд, третий вход которого соединен с линией сигнала частоты дискретизации о т уп равляюще го микропроцессора, выход — с управляющими входами генератора ацресов, 5 счетчика байтов логического детектоФ ра, выходного регистра и с одним уп— равляющим входом управляющего постоянного запоминающего устройства, другой управляющий вход которого подключен к линии сигнала тактовой частоты от управляющего микропроцес сора и которое связано двунаправленными шинами с формирователем команд и через преобразователь формата данных и выходной регистр — с блоком гальванической развязки, а блок памяти данных связан двунаправленными шинами с генератором адресов и преобразователем формата данных и подклю20 чен управляющим входом через линию сигнала чтения к соответствующему выходу управляющего постоянного запоминающего устройства.