Устройство для суммирования n чисел

Устройство для суммирования n чисел

Иллюстрации

Показать все

Реферат

 

Изобретение относится к вычислительной технике и предназначено для одновременного параллельного суммирования N чисел, заданных кодами с основанием -2. Целью изобретения является сокращение аппаратурных затрат . Поставленная цель достигается тем, что устройство для суммирования N чисел, содержащее преобразователи 2,3 N-рядного кода в однорядный код, группу элементов НЕ 10 и преобразователь 23 двоичного кода в код с основанием -2, содержит сумматор 9 с соответствующими связями. 1 ил., 1.табл.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК

ÄÄSUÄÄ 1462293 А1

15ц 4 G 06 F 7/49

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н А BTOPCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

IlO ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ

ПРИ ГКНТ СССР (21) 4282869/24-24 (22) 12.06.87 (46) 28.02.89. Бюл.Р 8 (72) В.И.Манаенков и И.Л.Сигалов (53) 681.325.5(088.8) (56) Авторское свидетельство СССР

У 1068932, кл. G 06 F 7/50, 1981.

Авторское свидетельство СССР

N - 955036, кл. G 06 F 7/49, 1978. (54) УСТРОЙСТВО ДЛЯ СУИЯРОВАНИЯ

N ЧИСЕЛ (57) Изобретение относится к вычислительной технике и предназначено для одновременного параллельного суммирования N чисел, заданных кодами с основанием -2. Целью изобретения является сокращение аппаратурных затрат. Поставленная цель достигается тем, что устройство для суммирования

N чисел, содержащее преобразователи

2,3 N-рядного кода в однорядный код, группу элементов НЕ 10 и преобразователь 23 двоичного кода в код с основанием -2, содержит сумматор 9 с соответствующими связями. 1 ил., 1.табл.

1462293

Изобретение относится к вычисли.тельной технике и может быть использовано в вычислительном устройс гве спе" циализированного процессора.

Целью изобретения является сокрашение аппаратурных затрат, На чертеже представлена схема предлагаемого устройства для суммиро" вания N чисел при N = 6, и = 4, где 10

n, — разрядность слагаемых.

Устройство содержит группу, входов

1,,: слагаемых, преобразователи 2 и 3

М-рядного кода в однорядный код, выходы 4-8 разрядов преобразователя 15

2 И-рядного кода в однорядный код, сумматор 9, группу элементов НЕ 10 выходы 11-15 элементов HE 1О группы, вход 16 переноса сумматора 9, вход

1 7 старшего разряда первого слагаемо- 20, ж сумматора 9, входы 1822 первой группы преобразователя 23 двоичного кода в код с основанием (-2), входы

24-27 второй группы преобразователя

23 двоичного кода в код с основанием (2), выход 28 суммы устройства.

Шесть четырехраэрядных входов суммируеиых чисел с основанием (-2) устройства соединены с соответствующими входами двух преобразователей 2 и 3 щестирядного кода в однорядный.

Входы преобразователя 2 соединены только с теми двумя разрядами входов

1, которые имеют веса (-2) и (-2) .

Входы преобразователя 3 соединены: 35 I 1.только с теми двумя разрядами входов

1, которые имеют веса (-2)" и (-2)> .

Преобр азователи 2 и 3 содержат в калдом разряде сумматоры, сгруппированные в линейки. Входы сумматоров 40 первой линейки соединены с соответствующими. входами 1, Выход "Сумма" предыдущей линейки i-.ãî разряда соединен с входом сумматора в i-ом разряде последующей линейки. Выход 45

"Перенос" сумматора предыдущей линей" ки ь-го разряда соединен с входом сумматора в (i+1)-ом разряде последующей линейки. Преобразователь 2 имеет пять выходов 4-8 с весами (2), (2), (2), (2), (2) . Выход первого разряда 4 преобразователя 2 соединен с выходом первого разряда суммы устрой ства, а выходы каждого иэ остальных его разрядов 5-.8 соединены с входами первого слагаемого предыдущего разряда сумматора 9. Преобразователь 3 имеет пять выходов с весами -(2)", (2) 3 (2) т (2) э (2) э каждый из которых через соответствующий элемент HE 10 группы соединен с входом второго слагаемого соответствующего разряда сумматора 9, Выход 16 переноса и вход 17 старшего разряда слагаемого сумматора 9 соединены с входом единичного потенциала устройства, Каждый из разрядов сумматора 9 предст авляет собой полный сумматор за исключением двух старших разрядов, которые состоят из одного полусумматора каждый. Сумматор 9 имеет шесть выходов с весами (2), (2), (2)З (2)4, (2) и (2) . Выход первого разряда сумматора 9 соединен с выходом второ го р аз ряда суммы устройства, каждый из выходов остальных разрядов, сумматора 9 соединен с входом 18-22 первой группы предшествующего разряда преобразователя 23 двоичного кода в код с основанием (-2), а выход каждо" го нечетного разряда сумматора 9, кроме старшего разряда (и старшего, если он четный), соединен с входом

24-27 второй группы соответствующего разряда преобразователя 23 двоичного кода в код с основанием (-2).

В рассматриваемом примере старший (шестой) разряд сумматора 9 является четным, поэтому его выход соединен с входом 27 соответствующего (шестого) разряда преобразователя 23.

Преобразователь 23 двоичного кода в код с основанием (-2) построен в виде сумматора с основанием (-2), но с той особенностью, что его четные разряды имеют только один вход, Первый и второй разряды преобразователя

23 представляют собой каждый полу ! сумматор. Полный (нечетный) разряд преобразователя 23 построен из четыpez полусумматоров, а неполный (четный) — иэ двух полусумматоров, Преобразователь 23 имеет шесть выходов с весами (-2), (-2), (-2) (-2), (-2), (-2), которые соединены с выходами соответствующих разрядов суммы устройства, начиная с третьего разряда и более старшими р аз ряд ами, Работу устройства рассмотрим на примере суммирования шести четырехразрядных чисел, заданных кодами с основанием (-2). Будем одновременно суммировать числа -9, -3, +3, -9, -6, +2. Их запись в коде с основанием ("2) приведена в таблице, ! liF>2293

10o (2)5 2)4 (2) (2)7 (2) Ф (2)ñ

-9

-3

+3

-9

-6

l 0 l 1

1 0

0 1 1.

l 0 l 1

1 1 0

0 1 0

Резул ьтат:

-22 1; 1 1 1 1 0

Шестирядный четырехразрядный код поступает на входы преобразователей

2и3.

На преобразователь 2 приходит:

001; 101; 101; 001; 100; 100. На преобразователь 3 приходит: 101; 100;

001; 101; 101; 001. На выходе преобразователя 2 получается однорядный код по основанию (2) с знаком (+)

+ 10100.

На выходе преобразователя 3 получается однорядный код по основанию (2) с знаком (-) -10101.

С выхода преобразователя 3 код поступает на вход группы элементов

НЕ 10. На выходе группы элементов

НЕ 10 получается обратный ему код .

01010.

На входы сумматора 9 поступают че-., 35 тыре разряда кода с выхода преобразо- . вателя 2 (кроме младшего разряда) и код с выхода группы элементов НЕ 10:

1010, 01010.

На выходе сумматора 9 получается 40 код 110101, все разряды которого, кроме младшего, поступают на преобразователь 23. Кроме того, код, образованный нечетными разрядами сумматора 9 и его четным старшим разрядом 45 также поступает на входы преобразователя 23. В результате на входе преобразователя 23 будут два кода:

11010 и 110101, После суммирования этих кодов по основанию (-2) на преооразователе

23 на его выходах получается код

001111, На выходы устройства поступают: нулевое значение младшего разряда преобразователя 2 на первый разряд; единичное значение младшего разряда сумматора 9 на второй разряд; соответствующее значение выходов каждого из разрядов преобразователя 23 на соответствук цие разряды, начиная с третьего разряда. Результирующий код на выходе 28 устройства по основанию (-2) будет иметь следующее значение 00111110, Таким образом, применение предлагаемого устройства повышает быстро действие.

Ф о р м у л а и з о б р е т е н и я

Устройство для суммирования N чисел, содержащее два преобразователя N-рядного кода в однорядный код, преобразователь двоичного кода в код с основанием (-2) и группу элементов

НЕ, причем входы нечетных разрядов входов слагаемых группы устройства соединены соответственно с входами группы первого преобразователя Nрядного кода в однорядный код, входы четных разрядов входов слагаемых группы устройства соединены соответственно с входами группы второго преобразователя N-рядного кода в однорядный код, выходы разрядов преобразователя двоичного кода в код с основанием (-2) являются выходами разрядов, кроме двух младших, суммы устройства, о т л и ч а ю щ е е с я тем, что, с целью сокращения аппаратурных затрат, оно содержит сумматор, причем выходы разрядов, кроме младzего первого преобразователя N-рядного кода в однорядный код соединены соответственно с входами разрядов первого слагаемого сумматора, выходы разрядов второго преобразователя Nрядного кода в однорядный код соединены через соответствующие элементы

HE группы с входами соответствующих разрядов второго слагаемого суммато" ра, вход переноса и вход старшего разряда первого слагаемого которого соединены с входом единичного потенциала устройства, выходы разрядов, кроме младшего, сумматора соединены соответственно с входами первой группы преобразователя двоичного кода в код с основанием (-2), входы второй группы которого соединены соответственно с выходами нечетных разрядов кроме старшего, и с выходом четного старшего р азряда сумматор а, выход младшего разряда первого преобразователя N-рядного кода в однорядный. 1462293

Составитель А.Клюев

Техред Л.Олийнык \

Корректор С Черни

Редактор Ю,Середа

Заказ 712/46 Тираж 667 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г.ужгород, ул. Гагарина, 101 код является выходом первого разряда суммы устройства, выход младшего разряда сумматора является выходом второ" го разряда суммы устройства,