Устройство для оценки точности вычислений

Устройство для оценки точности вычислений

Иллюстрации

Показать все

Реферат

 

Изобретение относится к вычислительной технике и может быт ь использовано при отладке программ.Цель изобретения - повьшение точности оценки результата. Устройство содержит регистр 1 .первого операнда, регистр 2 погрешности первого операнда , сумматор 3, регистр 4 погрешности результата,схему сравнения 5,регистр 6 второго операнда, регистр-7 погрешности второго операнда,блок памяти 8, первый 9 и второй 10 промежуточные регистры, регистр 11 допустимой погрешности, первый 12 и второй 13 умножители, распределитель импульсов 14. Устройство повьппает точность оценки погрешности вычислений за счет учета влияния значений исходных данных и погрешности ихпредставления на погрешность результата и имеет более широкие возможности за счет автоматического определения погрешности результата в допустимых пределах. 5 ил. § (Л

СОЮЗ СОВЕТСНИХ

СОЯИАЛИСТИЧЕСНИХ

РЕСПУБЛИН (511 4 6 06 F 11/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И OTHPblTHRM

ПРИ ГКНТ СССР (2)) 4299881/24-?4 (22) 12.06.87 (46) 28.02.89. Бил. М 8 (72) А.В.Александров, F..Ñ.Íîâèêîâ и Н.Б,Парамонов (53) 681.3 (088.8) (56) Авторское свидетельство СССР.

Ф 1205147, кл. 0 06 F 11/00, 1984.

Авторское свидетельство СССР

Р 1083193, кл. 0 06 F 11/28, 1983. (54) УСТРОЙСТВО ДЛЯ ОЦЕНКИ ТОЧНОСТИ

ВЫЧИСЛЕНИЙ (57) Изобретение относится к вычислительной технике и может быть использовано при отладке программ. Цель . изобретения — повышение точности оценки результата. Устройство содержит регистр 1 .первого операнда, ре„„SU„„1462322 А1 гистр 2 погрешности первого операнда, сумматор 3, регистр 4 погрешности результата, схему сравнения 5,регистр 6 второго операнда, регистр 7 погрешности второго операнда, блок памяти 8, первый 9 и второй 10 промежуточные регистры, регистр 11 допустимой погрешности, первый 12 и второй 13 умножители, распределитель импульсов 14. Устройство повышает точность оценки погрешности вычислений за счет учета влияния значений ис" ходных данных и погрешности их представления на погрешность результата и имеет более широкие возможности за счет автоматического определения погрешности результата в допустимых пределах. 5 ил.

1462322

Коммутатор (фиг.2) содержит первую 26 и вторую 27 сборки элементов

И и сборку 28 элементов ИЛИ, каждая из которых содержит по N разрядов.

Схема 5 сравнения (фиг.3) содержит вычитатель 29 и элемент И ЗО,На первый вход вычитателя 29 подается вычитаемое от блока 4, на второй— уменьmaeMoe. Схема распределителя

14 импульсов (фиг.4) содержит элементы 31-33 задержки, формирователи

34-41 сигналов, сборку 42, управляющие выходы 43-49.

Устройство работает следующим образом.

Перед началом работы в регистры

1, 2, 6, 7, 11 записываются значения Х, A X °, У, Ь У, F соответ9 у Э ) Э ственно.,Значения Х„, У подаются на адресные входы блока 8 памяти.

Адресный вход блока 8 памяти содержит М.разрядов. На первые М разрядов подается значение Х, на оставшиеся

М-м разрядов подается У;, 50

Изобретение относится к вычнглительной технике и может быть использовано для оценки точности вычислений.

Цель изобретения - повышение точности оценки погрешности вычислений.

На фиг.1 представлена структурная схема устройства; на фиг. 2 - коммутатор; на фиг. 3 — схема сравнения; на фиг. 4 — распределитель импульсов; на фиг. 5 — временная диаграмма работы распределителя импульсов.

Устройство содержит регистр 1 пер,:вого операнда, регистр 2 погрешности первого операнда, сумматор 3, регистр 4 погрешности результата, схему 5 сравнения, регистр 6 второго операнда, регистр 7 погрешности второго операнда, блок 8 постоянной па- 20 мяти, первый 9 и второй 10 промежуточные регистры, регистр 11 допустимой погрешности результата, первый .12 и второй 13 умножители, распреде.литель 14 импульсов, датчик 15 слу- 25 чайных чисел, первый 16 и второй 17 коммутаторы, выход 18 результата.вычисления погрешности устройства, выход 19 допустимости погрешности устройства, вход 20 пуска устройства, 30 с первого по пятый информационные входы 21-25 устройства соответствен .;. но.

У

Х;

Разрядность Х;, У зависит от реализуемой функции Р и границ изменения Х;, У„ . Например, для линейных ау

Ъ и и и -ею — и т.д. разрядность Х;, выбирается одинаковой, т.е. ) М/2(, Лля других функций, таких как "Х"", "1оду"" разрядность Х, У может быть различной и определяется границами изменений этих величин. Каждой паре ЭР (Х,У )ЭХ, ЗР(Х, У )/ЭУ в блоке памяти 8 соответствует своя ячейка, содержащая К разрядов, В первых 1 разрядах записано значение

BF(X, У ) BX, в следующих К-1:

BF(X, У, )/8У, которые подаются на умножители. Сигналы с выхода блока 8 памяти снимаются в потенциальном коде.

При подаче управляющего сигнала с входа 20 устройства блок 14 местного управления вырабатывает последовательность управляющих сигналов, обеспечивающих работу устройства. Алгоритм работы и временные диаграммы работы блока 14 распределителя импульсов приведены на фиг.5.

При этом элементы 31-33 задержки (фиг.4) осуществляют задержку управляющего сигнала на один такт. В каждом.такте формирователи 34-41 сигналов формируют управляющие сигналы,. временные диаграммы которых приведени на фиг.5.

Цикл работы устройства состоит из четырех тактов.

Первым тактом из блока 8 памяти по адресу Х;, У считываются значеаF(X„, У )/ах,, àF(X;,, )/ЭУ; и поступают на первые входы первого

12 и второго 13 умножителей. На вторые входы умножителей 12 и 13 подаются АХ;, Ь У соответственно, Умножители 12 и 13 представляют собой комбинационные схемы, с выходов которых снимаются

Эг(х; у„) аг(х; y, )

Ф д 3 h,Х ° --- — - -- — 5У

ВХ; av„ и записываются в регистры 9 и 10 соответственно, Запись в регистры 9 и

1О производится следующим образом, I 3 146

На первом такте коммутаторы 16 н 17 подключают сигналы с первого информационного входа. Такое подключение на первом такте обеспечивается подачей на первые входы коммутаторов 16 и 17 сигнала от распределителя 14 импульсов. На выходе сумматора 3 формируется сигнал gF — †††< 11Х +

BF(X; У )

3F(X, У; ) ю ьу .

Зу 3

На втором такте в регистр 10 через коммутатор 17 записывается dF, а в регистр 9 через коммутатор 16 значение о с датчика 15 случайных чисел. Последний имеет потенциальный информационный выход, на котором появляется очередное число, при приходе управляющего сигнала на управляющий вход датчика 15. Он подбирается таким образом, чтобы 3 было распределено по закону, характеризующему погрешность округления. В зависимости от У(Х„, У ) 8 может быть.распределено равномерно, по треугольному или нормальному закону по области округления результата Z. На выходе сумматора 3 формируется сигнал, соответствующий погрешности вычисле-ния результата ЬЕ = dF + 8

ЗР(Х, У ), BF Õ; У 1 ах; ., Эу

+ 5 °

На третьем такте hZ записывает ся в регистр 4 погрешности результата.

ПроизводИтся сравнение d, Z и Е

Сравнение осуществляется .на схеме

5 сравнения, Если на выходе схемы .5 сравнения не появляется сигнал,то точность вычисления F(X,:, У ) удов;летворительная, если сигнал появляется, то точность вычисления F(Xa

У ) ниже заданной и нужно применять

3 специальные меры tc ее улучшению.

Работа схемы 5 сравнения заключается в следующем. На первый вход схемы 5 сравнения подается g Z, являющееся вычитаемым для вычитателя 29.

Е подается на второй вход и является уменьшаемым. Вычитатеяь 29 является комбинационной :схемой, в знаковом разряде которой будет "1", если число, подаваемое на второй вход, больше числа на первом входе вычитателя 29, т.е., если Д7тЯ(Я вЂ” QZ (О)..

Элемент, И 30 является формирователем, сигнал с импульсного входа которого

2322

4 проходит на выход элемента И 30 в том случае, когда на потенциальный вход подана "1". К потенциальному

5 входу элемента И 30 подключен выход знакового разряда вычитателя 29 и

"1 " на потенциальном входе И 30 возникает при Ь7, > Я. Сигнал на импульсный вход элемента И 30 подается с распределителя 14 импульсов на четвертом такте работы устройства, как сигнал управления сравнением.

После третьего такта работы устройства на выходе 18 устройства поф5 является число 57, и храННТсН до третьего такта следующего цикла работы устройства. В случае, когда погрешность вычисления F(X, v> ) превосходит допустимую, на четвертом такте работы устройства выдается сигнал на выходе 19. Перенастройка устройства для оценки точности вычислений с функции F Hà СР сводится к замене информации, записанной в бло25 ке 8 памяти.

Ф о р м у л а изобретения

Устройство для оценки точности вычислений, содержащее регистр пер30 вого операнда, регистр погрешности первого операнда, сумматор, регистр погрешности результата и схему сравнения, о т л и ч а ю щ е е с я тем, что, с целью повышения точности оцен35 ки погренности вычислений, оно содер» жит регистры второго операнда и погрешности второго операнда, блок постоянной памяти, первый и второй промежуточные регистры, регистр допусти40 мой погрешности результата, первый и второй умножители„ распределитель импульсов, датчик случайных чисел, первый и второй коммутаторы, причем выходы регистров первого и второго

45 операндов соединены соответственно со старшими и младшими разрядами адресйого входа бЛока постоянной памяти,.старшие и младшие разряды выхода которого подключены к первым информа50 ционным входам соответственно первого и второго умножителей, выходы регистров погрешности первого и второго операндов соединены с вторымн информационными входами соответствен55 но первого и второго умножителей, выходы первого и второго умножителей соединены с первыми информационными входами соответственно первого и второго коммутаторов, выходы которых

5 146 соединены с информационными входами соответственно первого и второго промежуточных регистров, выходы которых соединены соответственно с первым и вторым информационными входами сумматора, выход которого соединен с вторым информационным входом второго коммутатора и с информационным входом регистра погрешности ре: зультата, выход которого соединен . с выходом результата вычисления погрешности устройства и с первым информационным входом схемы сравнения, : второй информационный вход которой соединен с выходом регистра допустимой погрешности результата, выход схемы сравнения соединен с выходом допустимости погрешности устройства, выход датчика случайных чисел соединен с вторым информационным входом первого коммутатора, вход распределителя импульсов соединен с входом пус2322 6 ка устройства, информационные входы регистров первого операнда, погрешности первого операнда, второго опе5 ранда погрешности второго операнда

Ф и допустимой погрешности результата являются соответственно первым,вторым, третьим, четвертым и пятым информационными входами устройства, 1ð первый, второй, третий, четвертый, пятый, шестой и седьмой выходы распределителя импульсов соединены соответственно с входом считывания блока памяти, первыми управляющими входами первого и второго коммутаторов, входами разрешения записи первого и второго промежуточных регистров,входом считывания датчика случайных чисел, вторыми управляющими входами первого и второго коммутаторов, входом разрешения записи в регистр погрешности результата, управляющим входом схемы сравнения, 0m 1462377

Составитель В.Куликовский

Техред JI.Îëèéíûê Корректор O,Êðàâöîâà

Редактор И.Касарда

Ф

I1oäïèñHÎe

Заказ 7I4/48

Тираж 667

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", r Ужгород, ул, Гагарина,101