Устройство для сопряжения

Устройство для сопряжения

Иллюстрации

Показать все

Реферат

 

Изобретение относится к вычислительной технике и может быть использовано для српряжения цифрового процессора обработки сигналов с ЭВМ. Целью изобретения является повышение коэффициента использования оборудования . Устройство содержит регистр 1 управления, дешифратор 2 управляющих сигналов, выходной регистр 3, входной регистр 4, адресную шину 5, память 6, шины 7 и 8 данных, триггер 9, блок 10 сравнения, мультиплексор 11, Дешифратор 12 наличия сигнала опроса, вход 13 сигнала опроса устройства, процессор 14 обработки сигналов, интерфейс 15 ЭВМ. Устройство работает под управлением nporpaMNbi процессора 14, которая помещена в па мяти 6. Чтение команд из памяти 6 происходит выставлением на шину 5 адреса команды . Адрес команды сопровождают сигналом , пocтyпaюп: м на вход управления памяти 6, разрешая чтение. Считанное слово команды с выхода памяти 6 поступает на шину 7 и по ней в процессор 14. Работка устройства основана на программном опросе процессора 14 состояния линий управления интерфейса 15 и формировании ответных сигналов на выходе регистра 1, в который командой вывода заносится слово управления. 1 ил. i (Л G: 4 О5 Ю оо со

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН (51) 4 G 06 F 13/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н А BTOPCHOIVlV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

IlO ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ

ПРИ ГКНТ СССР (21) 4270063/24-24 (22) 17 ° 07. 87 (46) 28,02,89. Бюп, II- 8 (71) Рижский политехнический институт им,. А.Я. Пельше (72) Я,Ф.Блейер, 3,Е.Гатавиньш, А.В.Дуда, Ю,Я,Зариньш, Ф, П.Звиргздиньш, И,А.Михайлов и Я, Ю, Шлихте (53) 681. 3(088. 8) (56) Авторское свидетельство СССР

1166129, кл. G 06 F 15/16, 1984, Авторское свидетельство СССР

У 1295409, кл. G 06 F 15/16, 1984, - (54) УСТРОЙСТВО ДЛЯ СОПРЯЖЕНИЯ (57) Изобретение относится к вычислительной технике и может быть использованоо для српряжения цифрового процессора обработки сигналов с ЭВМ.

Целью изобретения является повышение коэффициента использования оборудования. Устройство содержит регистр 1 управления, дешифратор 2 управляющих

„„SU„„1462331 А1 сигналов, выходной регистр 3, входной регистр 4, адресную шину 5, память 6, шины 7 и 8 данных, триггер 9, блок

10 ср авн ения, мул ьтипле ксор I 1, Дешифратор 12 наличия сигнала опроса, вход 13 сигнала опроса устройства, процессор 14 обработки сигналов, интерфейс 15 ЭВМ. Устройство работает под управлением программы процессора !

4, которая помещена в памяти 6. Чтение команд иэ памяти 6 происходит выставлением на шину 5 адреса команды, Адре с команды со про вождают си гналом, поступаюп.им на вход управлания памяти 6, разрешая чтение, Считанное слово команды с выхода памяти 6 поступает на шину 7 и по ней в процессор

14. Работа устройства основана на программном опросе процессора 14 состояния линий управления интерфейса 15 и формировании ответных сигналов на выходе регистра 1, в который командой вывода з аносится слово управления.

1 ил, 1462331 изобретение относится к вычислительной технике и может быть использовано для сопряжения цифрового процессора обработки сигналов с элек5 тронно-вычислительной машиной.

Целью изобретения является повышение коэффициента использования оборудования, На чертеже приведена блок-схема предлагаемого устройства.

Устройство содержит регистр 1 упр1авления, дешифратор 2 управляющих си гн ало в, выходной ре ги стр 3, входной регистр 4, адресную шину 5, память

6, шины 7 и 8 данных, триггер 9, блок

10 ср авнения, мультипп ексор 1, де 4ифратор 12 наличия. сигнала опроса, ход 13 сигнала опроса устройства, |процессор 14 обработки сигнапов, интер фей с 15 Э ВМ, Устройство работает под управлениEtM программы процессора 14, которая помещена в памяти 6, Чтение команд из памяти 6 происходит. выставлением 25 на шину 5 адреса команды, Адрес команды сопровождают сигналом, поступающим на вход управления памяти 6, разрешая чтение. Считанное слово команды с выхода памяти 6 поступает на шину 7 и по ней. в процессор 4, Работа устройства осНована на программном опросе процессором 14 состояния линий управления интерфейса 15 и формировании ответных сигналов на выходе регистра 1,в который

35 командой вывода э ано сит ся спо во управления, Состояние линий управления интерфейса 15 опрашивает мультиплексор 11, работа которого разрешается дешифратором 12 при наличии сигнала на входе 13.

Модифицированная команда проверки состояния внешних устройств, осуществляющая переход по адресу в зависимости от состояния сигнал а на выходе 45 триггера 9, выполняется следующим образом, В момент чтения из памяти 6 первого слова команды на адресный вход мультиплексора 11 с шины 7 поступает код, размещенный в неиспол ьз ованные разряды О, 1 2 первого слова команды, Этим кодом при наличии сигнала на входе мультиплексора 11 поступающего с выхода дешифратора 12„ выбирается информационный вход мультиплексора 11, к которому подключе55 на. опрашиваемая линия интерфейса 15, С выхода мультиплексора 11 сигнал о состоянии выбранной линии поступает на вход блока 10, не первом входе которого действует сигнал с шины 7. С выхода блока 10 сигнал поступает на вход триггера 9, состояние которого фиксируется задним фронтом сигнала на входе управления триггера 9. С выхода триггера 9 сигнал поступает на вход процессора 14. Если сигнал О, то о суще ст вля ется переход по адре су, указ анному во втором слове команды, Если си гнал 1, то сл едующая команда выбирается в естественном порядке.

Для обмена одним словом в пространстве адресов памяти устройство следит за состоянием линий интерфейса 15 путем циклического выполнения команды с- соответствующей выборкой опрашиваемых линий. Если по интерфейсу 15 поступает низкий уровень сигнала, свидетельствующий об операции вывода данных из интерфейса 15 в устройство сопряжения, происходит обмен словом посредством команды, при выполнении которой по адресу с мпадших разрядов шины 5 и при наличии сигнала дешифр атор 2 выдает на вход ре ги стр а 1 сигнал записи„по которому с шины 7 в регистр 1 записывают слово управления, В слове управления установлен разряд С,, разрешающий по второму входу управления запись слова с шины 8 в регистр 3, и разряд ХАСК=О, формирующий ответный низкий уровень сигнала квитирования; на соответствующей линии интерфейса 15, Затем командой устройство проверяет снятие интерфейсом 15 активного низкого уровня сигнала, и посредством команды регистр

1 снимает активный низкий уровень сигнала XACK Цикл обмена одним сповом завершается, Дешифратор 2, управляемый кодом с шины 5 и сигналом управления с процессора 14, выдает сигнал на вход регистра 3, данные из которого lo этому сигналу поступают на . шину 7 и далее в процессор 14, При появлении на мультиплексоре 11 сигнала 1, устройство сопряжения переходит в режим последовательного обмена байтами между процессором 14 и интерфейсом 15. Выданные в регистр 1 слова управления содержат разряды С, и С<> поступающие с выхода регистра

1 на вход регистра 3. Разряд С„обеспечивает прием в регистр 3 старшего байта слова с младших разрядов шины

8, а затем разряд С обеспечивает прием младшего разряда слова. Каждый

Составитель Н.Михайлов

Техред П.Олийнык

Редактор Т, Парфенова

Корректор И, Самборская

3 аказ 714/48 Тираж 667 Подписное

ВНИКПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г.Ужгород, ул. Гагарина, 101

1 .3 14623 прием байта сопровождается обменом квитирующих си гнало в, При появлении на мультиплексоре

1 1 ниэ кого уровня сигнала 0 свидеУ

5 тельствующего об операции ввода слова в интерфейс 15, процессор 1 выдает на шину 5 код, по которому дешифратор

2 з ад ает на вход ре ги стр а 4 си гн ал записи. По этому сигналу в регистр 4 10 с шины 7 записывают слово данных.

3 атем при состоянии си гнал а интерфейса 1 процессор 14 выдает на шину

5 код, по которому дешифратор

2 выставляет на вход регистра

1 си гн ап э апи си у пр авля юще го слова с разрядом Е, который поступает на вход регистра 4. По разряду Е слово данных из регистра

4 выдается на шину 8, При состоянии сигнала О, в данных команды присутствуют разряды Е и Е, По разряду

Е осуществляют передачу старшего байта слова данных из регистра 4 на младшие разряды шины 8> и затем по 25 разряду Е> осуществляют передачу младшего байта слова данных из регистра 4 на младшие разряды шины 8, Обмен сопровождается квитированием.

Обмен в пространстве адресов ввода-вывода происходит как было описано, Фо р мул а и э о б р е т е ни я

Устройство для сопряжения, содер35 жащее дешифратор управляющих сигналов, выходы которого соединены с управляющим входом регистра управления и входом записи входного регистра и входом считывания выходного регистра, 40 информационный вход которого и инфор- мационный выход входного регистра через первую шину данных соединены с

31 а первым входом-выходом у стройства, информационный выход выходного регистра, информационные входы входно ro регистра и регистра управления и выходы памяти через вторую шину соединены с вторым входом-выходом устройства, первый адресный вход которого через адресную шину соединен с информационным входом дешифратора управляющих сигналов, дешифратор наличия сигнала опроса, мультиплексор, о т л и ч а ющ е е с я тем, что, с целью повышения коэффициента использования оборудования, в него введены блок сравнения и триггер, причем адресный вход памяти соединен с адресной шиной устройства, первый управляющий вход которого соединен с управляющими входами памяти и триггера, выход которого соединен с первым управляющим выходом устройства, второй упр авляющий вход которого соединен с управляющим входом дешифратора управляющих сигналов, с первого по третий выходы регистра управления соединены соответственно с входом чтения входного регистра, входом записи выходного регистра и вторым управляющим выходом устройства, выход памяти через вторую шину данных соединен с первым информационным входом блока сравнения и адресным входом мультиплексора, информационные входы которого соединены с вторым адресным входом устройства, вход сигнала опроса которого через дешифратор наличия сигнала опроса соединен с управляющим входом мультиплексора, выход которого соединен с вторым информационным входом блока сравнения, выход которого соединен с информационным входом триггера.